上海大學八位串行密碼鎖的設計說明文書

1、 PAGE16 / NUMPAGES16 電子技術課程設計報告八位串行密碼鎖的設計某大學機自學院自動化系電氣工程及其自動化專業(yè)某:學號:指導老師:徐美華2014年6月26日一、設計目的與要求電子密碼鎖是一種通過密碼輸入來控制電路或是芯片工作，從而達到控制開關閉和，完成開鎖、閉鎖任務的電子產品。電子密碼鎖的性能與安全性已經大大地超過了機械鎖。主要特點如下：某性好，編碼量多，遠遠大于彈子鎖，隨即開鎖成功率幾乎為零。密碼可變，可以防止密碼被盜。誤碼輸入保護，多次錯誤后，可自行報警。操作簡單，一學即會。干擾碼功能，在正確密碼前可以輸入任意碼。安保功能。等等本次課程設計的目標要求是：設計電子鎖，滿足：開

2、鎖密碼為八位串行二進制碼。開鎖輸入碼與設定密碼一致時，鎖被打開；不一致時，報警。設置復位開關，所有的時間數(shù)據用數(shù)碼管顯示出來。二、設計框圖由密碼鎖的總體要求可以得到如下的設計框圖：單穩(wěn)態(tài)觸發(fā)器移位寄存器比較電路計數(shù)電路計時電路多諧振蕩器開鎖報警單穩(wěn)態(tài)觸發(fā)器由555定時器組成，可以產生暫穩(wěn)態(tài)脈沖，通過開關的閉合可以得到我們所需要的脈沖。用由74LS164組成的移位寄存器向電路串行輸入密碼。用由兩片74LS85構成的比較器來預置和比較密碼。用由74LS192組成的計數(shù)器來記錄已輸入密碼的個數(shù)。多諧振蕩器由555定時器組成，用來實現(xiàn)周期為1S的脈沖信號，配合計時。用由兩片74LS192組成的減法計時

3、器來限制輸入密碼的時間。三、所用各器件及其原理1、555定時器定時器555是一種多功能集成電路，只要在外部接上幾個電阻電容，就可以組成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。定時器555內部結構框圖、符號圖和功能表如下。555定時器有二個比較器C1和C2，有一個RS觸發(fā)器，R和S高電平有效。三極管VT1對清零起跟隨作用，起緩沖作用。三極管VT2是放電管，將對外電路的元件提供放電通路。比較器的輸入端有一個由三個5kW電阻組成的分壓器，由此可以獲得 和 兩個分壓值，一般稱為閾值。555定時器的1腳是接地端GND，2腳是低觸發(fā)端TL，3腳是輸出端OUT，4腳是清除端Rd，5腳是電壓控制端CV，6腳是

4、高觸發(fā)端TH，7腳是放電端DIS，8腳是電源端VCC。2、移位寄存器74LS164移位寄存器除了具有寄存數(shù)碼的功能外，還具有移位功能，即在移位脈沖作用下，能夠把寄存器中的數(shù)依次向右或向左移。它是一個同步時序邏輯電路,根據移位方向，常把它分成左移寄存器、右移寄存器 和 雙向移位寄存器三種；根據移位數(shù)據的輸入輸出方式，又可將它分為串行輸入串行輸出、串行輸入并行輸出、并行輸入串行輸出和并行輸入并行輸出四種電路結構74LS164是8位串入并出的移位寄存器，其內部結構與引腳排列如圖。74LS164由8個具有異步清除端的SR觸發(fā)器組成，具有時鐘端CP、清除端、串行輸入端A和B、8個輸出端。從其功能表可以看

5、出，只要端輸入低電平，移存器無條件清 0。只有當端接高電平，CP上升沿到達時，電路才可能按AB設置的方式執(zhí)行移位或置數(shù)操作：AB=11時，AB=01或AB=10時移入0。數(shù)據比較器74LS85在一些數(shù)字系統(tǒng)當中經常要求比較兩個數(shù)值的大小。為完成這一功能所設計的各種邏輯電路統(tǒng)稱為數(shù)值比較器。例如，A.B是兩個4位二進制數(shù)A3A2A1A0和B3B2B1B0,進行比較的話，應該首先比較高位的A3和B3，如果A3B3,那么不管其他幾位數(shù)碼各為何值，肯定AB反之，若A3B3，則不管其他幾位數(shù)碼為何值，肯定AB。如果A3B3，必要通過比較下一位數(shù)A2和B2的大小來判斷A和B的大小了。依此類推，肯定能比較出

6、結果來。74LS85是集成4位比較器，它還有級聯(lián)輸入端，通過級聯(lián)輸入端可以連接成8位、16位或更高位數(shù)的比較器。由其功能表可以看出，該比較器判斷順序為從高位到低位，若它們都相等，就判斷級聯(lián)信號。計數(shù)器74LS19274LS192是十進制同步加減法計數(shù)器，采用8421BCD碼編碼，具有直接清零、異步清零功能。由功能表可以看出，當 =1，CR=0，CPD=1時，如果有時鐘脈沖加到CPU端，則計數(shù)器在預置數(shù)的基礎上進行加法計數(shù)，當計到9（1001）時， 端輸出進位下降沿跳變脈沖；當 =1，CR=0，CPU=1時，如果有時鐘脈沖加到CPD端，則計數(shù)器在預置數(shù)的基礎上進行減法計數(shù)，當計到0（0000）時

7、， 端輸出借位下降沿跳變脈沖。四、各單元電路的設計與調試1、單穩(wěn)態(tài)觸發(fā)器（模塊1）單穩(wěn)態(tài)觸發(fā)器有幾個重要特點，分別是：1）.有穩(wěn)態(tài)跟暫穩(wěn)態(tài)兩個工作狀態(tài)。2）.能在脈沖作用下，從穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)，并維持一點時間后自動返回穩(wěn)態(tài)。3）.暫穩(wěn)態(tài)的時間與脈沖無關，取決于電路本身。上圖為一個單穩(wěn)態(tài)觸發(fā)器，開關每閉合一次，即可產生脈沖，即可通過開關的閉合來產生所需的脈沖。2、移位寄存器（模塊2）由74LS164組成的移位寄存器，其端接在模塊1單穩(wěn)態(tài)觸發(fā)器的輸出端口處，通過選擇開關S1，S2的接通情況和脈沖信號觸發(fā)達到向電路輸入密碼的功能。在本設計中可如下圖：3、計數(shù)器（模塊3）由74LS192組成的加法計數(shù)

8、器，ABCD四個輸入端均接地，表示預置0000；CLR通過開關控制清零，即每次A閉合都會置零。脈沖端UP接到單脈沖觸發(fā)器的輸出端，開關space的每閉合一次產生的脈沖令數(shù)碼管顯示數(shù)值加1。如下圖所示：4、數(shù)據比較器（模塊4）由兩個74LS85芯片組成的8位數(shù)據比較器，對于總體電路來說這是一個譯碼電路，U3的B0.B1.B2.B3接口接低電平，端口AB.AB.AB也分別接在U2的端口AB.AB.AB上。U2的AB.B0.B1三個端口接高電平，端口AB. AB.B2.B3接低電平，即初始設定的密碼是0000 0011，U2.U3的輸入端口A0.A1.A2.A3分別接移位寄存器的8個輸出端口，當輸入

9、的密碼與設定的初始密碼一致時，U3的輸出端口AB輸出高電平，可接到開鎖電路和報警電路。5、減時計時器（模塊5）由兩個74LS192組成的減法計數(shù)器， 接多諧振蕩器的輸出接口，置數(shù)端通過三個或門接到計數(shù)器的四個輸出端，預置數(shù)為N=（00110000）8421BCD=（30）10,即預置時間為30秒，當接通時，初始值為30秒。當?shù)臀挥嫈?shù)器的借位輸出端 輸出借位脈沖時，高位計數(shù)器才進行減法計數(shù)。當計數(shù)到高、低位計數(shù)器都為零時，高位計數(shù)器輸出端 輸出借位脈沖，接到報警電路。6、多諧振蕩器（模塊6）由555定時器可組成多諧振蕩器，如下圖所示：因為接了二極管，且R3=R4，則T=C3In2R,所以T=1s

10、。7、開鎖及報警顯示（模塊7）此模塊主要是對之前的模塊輸出信號的處理，可通過簡單邏輯門與輸出器來實現(xiàn)。具體的電路如下圖：U3接的是比較器的輸出端，U5接的是計數(shù)器的輸出端，U17A接的是計時器的輸出端。根據邏輯門的關系可以得到高低電平，從而實現(xiàn)開鎖與報警功能。五、總邏輯圖六、小結這次的課程設計，不僅是我能夠鞏某本很模糊的知識點，也讓我明白，設計性課題的獨特之處，設計性課題更加的具有自主性，開放性，不限于一個答案，更加地能夠激發(fā)興趣。在仿真中也出現(xiàn)了不少問題，使用的是Multisim12.0版本的仿真軟件，因為在平時的教學之中并沒有相關軟件的介紹，所以在剛開始使用時不是很適應，但是因為使用的器件都是很常見的，所以也是很快