數(shù)字電子技術(shù)及應(yīng)用_半導(dǎo)體存儲(chǔ)器和可編程邏輯器件.

1、數(shù)字電子技術(shù)及應(yīng)用數(shù)字電子技術(shù)及應(yīng)用第第7章章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件概述概述7.1半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器7.2可編程邏輯器件可編程邏輯器件7.37.1 概述概述 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件半導(dǎo)體存儲(chǔ)器和可編程邏輯器件(Programmable Logic Device，PLD）都屬于大規(guī)模集成電路（）都屬于大規(guī)模集成電路（LSIC）或）或超大規(guī)模集成電路超大規(guī)模集成電路(VLSIC)。LSIC/VLSIC從應(yīng)用角度可分從應(yīng)用角度可分為通用型、專用型、半定制專用型和用戶可編程型四類。為通用型、專用型、半定制專用型和用戶可編程型四類。通用型器件通用型器件和和

2、SSIC、MSIC一樣，是已經(jīng)定型生產(chǎn)的標(biāo)準(zhǔn)化、一樣，是已經(jīng)定型生產(chǎn)的標(biāo)準(zhǔn)化、系列化產(chǎn)品。系列化產(chǎn)品。 優(yōu)點(diǎn)：集成度高、功能強(qiáng)、功耗小、價(jià)格便宜、優(yōu)點(diǎn)：集成度高、功能強(qiáng)、功耗小、價(jià)格便宜、適用面廣；適用面廣； 缺點(diǎn)是邏輯功能固定缺點(diǎn)是邏輯功能固定 ，開(kāi)發(fā)研制費(fèi)用較高，開(kāi)發(fā)研制費(fèi)用較高 。專用集成電路專用集成電路（Application-Specific Integration Circuits，ASIC）是為某類專門(mén)設(shè)備或某種專門(mén)用途，由工廠根據(jù)用戶）是為某類專門(mén)設(shè)備或某種專門(mén)用途，由工廠根據(jù)用戶的電路設(shè)計(jì)圖專門(mén)定制的具有特定功能的集成塊，只能用于一的電路設(shè)計(jì)圖專門(mén)定制的具有特定功能的集成塊，

3、只能用于一種或幾種專用設(shè)備和系統(tǒng)中。這類芯片比通用型芯片更有利于種或幾種專用設(shè)備和系統(tǒng)中。這類芯片比通用型芯片更有利于縮小系統(tǒng)體積，減少信號(hào)連線，提高電路可靠性，且利于電路縮小系統(tǒng)體積，減少信號(hào)連線，提高電路可靠性，且利于電路保密。缺點(diǎn)是設(shè)計(jì)、生產(chǎn)成本高，研制周期長(zhǎng)，所以除大批量保密。缺點(diǎn)是設(shè)計(jì)、生產(chǎn)成本高，研制周期長(zhǎng)，所以除大批量生產(chǎn)外一般很少采用。生產(chǎn)外一般很少采用。 半定制專用型芯片半定制專用型芯片（Semi-Custom Application-Specific Integration Circuits，SCASIC）是介于通用型和專用型之）是介于通用型和專用型之間的一種間的一種LSI

4、CVLSIC。較典型的有門(mén)陣列（。較典型的有門(mén)陣列（Gate Array，GA）和標(biāo)準(zhǔn)單元（）和標(biāo)準(zhǔn)單元（Standard Cell，SC）兩種。這種芯片的）兩種。這種芯片的研制工作通常是在用戶和廠家的密切協(xié)作下完成的研制工作通常是在用戶和廠家的密切協(xié)作下完成的 。 用戶可編程型電路用戶可編程型電路，是一種可由用戶自己定義或改寫(xiě)功能的，是一種可由用戶自己定義或改寫(xiě)功能的邏輯器件，稱為邏輯器件，稱為可編程邏輯器件（可編程邏輯器件（PLD）。利用。利用PLD進(jìn)行邏進(jìn)行邏輯設(shè)計(jì)，不僅設(shè)計(jì)靈活方便，而且具有較理想的性價(jià)比，較輯設(shè)計(jì)，不僅設(shè)計(jì)靈活方便，而且具有較理想的性價(jià)比，較高的性能指標(biāo)，較低的風(fēng)險(xiǎn)和

5、較短的設(shè)計(jì)周期，特別適于需高的性能指標(biāo)，較低的風(fēng)險(xiǎn)和較短的設(shè)計(jì)周期，特別適于需要反復(fù)調(diào)試、修改的研制性設(shè)計(jì)。要反復(fù)調(diào)試、修改的研制性設(shè)計(jì)。 PLD是是20世紀(jì)世紀(jì)70年代發(fā)展起來(lái)的一種新型年代發(fā)展起來(lái)的一種新型LSICVLSIC邏輯邏輯器件。從那時(shí)以來(lái)，它大體經(jīng)歷了器件。從那時(shí)以來(lái)，它大體經(jīng)歷了PROM、PLA、PAL、GAL、EPLD、FPGA和和CPLD等發(fā)展過(guò)程。其中等發(fā)展過(guò)程。其中PROM、PLA、PAL和和GAL通常稱為簡(jiǎn)單可編程邏輯器件（通常稱為簡(jiǎn)單可編程邏輯器件（Simple PLD ，SPLD）或低密度可編程邏輯器件（）或低密度可編程邏輯器件（Low Density PLD ，

6、LDPLD），而），而EPLD、FPGA和和CPLD則被稱為高密度則被稱為高密度可編程邏輯器件（可編程邏輯器件（High Density PLD ，HDPLD）。）。 7.2 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器能存儲(chǔ)大量二值信息的器件能存儲(chǔ)大量二值信息的器件存儲(chǔ)器的容量：存儲(chǔ)器的容量存儲(chǔ)器的容量：存儲(chǔ)器的容量= =字?jǐn)?shù)（字?jǐn)?shù)（m m）位數(shù)（位數(shù)（n n）例：例： 2 210108 8性能指標(biāo)性能指標(biāo)存儲(chǔ)容量存儲(chǔ)容量存儲(chǔ)時(shí)間存儲(chǔ)時(shí)間分類分類只讀存儲(chǔ)器（只讀存儲(chǔ)器（Read-Only Memory，ROM） 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM） 7.2.1 隨機(jī)

7、存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）1RAM的基本結(jié)構(gòu)的基本結(jié)構(gòu) 存儲(chǔ)單元有存儲(chǔ)單元有靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元和和動(dòng)態(tài)存儲(chǔ)單元?jiǎng)討B(tài)存儲(chǔ)單元兩種。兩種。（1）存儲(chǔ)矩陣）存儲(chǔ)矩陣 靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的存儲(chǔ)單元的存儲(chǔ)單元作才有效。作才有效。電路相連，此時(shí)讀寫(xiě)操電路相連，此時(shí)讀寫(xiě)操的鎖存器才與輸入輸出的鎖存器才與輸入輸出同時(shí)導(dǎo)通，存儲(chǔ)單元同時(shí)導(dǎo)通，存儲(chǔ)單元都被選中時(shí)，都被選中時(shí)，只有相應(yīng)的行、列地址只有相應(yīng)的行、列地址87TT 動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)的存儲(chǔ)單元的存儲(chǔ)單元RAM的動(dòng)態(tài)存儲(chǔ)單元是利用的動(dòng)態(tài)存儲(chǔ)單元是利用MOS管柵極電容可以存儲(chǔ)電荷管柵極電容可以存儲(chǔ)電

8、荷的原理制成的。的原理制成的。 （2）地址譯碼器）地址譯碼器 地址譯碼器就是用于實(shí)現(xiàn)對(duì)地址譯碼器就是用于實(shí)現(xiàn)對(duì)RAM芯片中字單元的選擇，芯片中字單元的選擇，即地址選擇。即地址選擇。 由于由于RAM芯片的存儲(chǔ)容量一般都很大，所以地址譯碼器芯片的存儲(chǔ)容量一般都很大，所以地址譯碼器多采用雙譯碼結(jié)構(gòu)，即將輸入地址分為兩部分，分別由行譯多采用雙譯碼結(jié)構(gòu)，即將輸入地址分為兩部分，分別由行譯碼器和列譯碼器進(jìn)行譯碼。碼器和列譯碼器進(jìn)行譯碼。 2. 集成集成RAM芯片芯片 RAM芯片舉例芯片舉例MCM6264是是CMOS靜態(tài)靜態(tài)RAM。 存儲(chǔ)容量：存儲(chǔ)容量：2138=8K8（位）（位）7.2.2 只讀存儲(chǔ)器只讀

9、存儲(chǔ)器1ROM的基本結(jié)構(gòu)的基本結(jié)構(gòu)存儲(chǔ)容量：存儲(chǔ)容量：2nm（位）（位）實(shí)際上，實(shí)際上，ROM的地址譯碼器就是由大量的地址譯碼器就是由大量“與與”門(mén)組成的，稱門(mén)組成的，稱為為“與與”陣列；而存儲(chǔ)矩陣則由大量陣列；而存儲(chǔ)矩陣則由大量“或或”門(mén)組成，稱為門(mén)組成，稱為“或或”陣列。陣列。 任何邏輯函數(shù)寫(xiě)成最小項(xiàng)表達(dá)式后都是若干個(gè)最小項(xiàng)之和，任何邏輯函數(shù)寫(xiě)成最小項(xiàng)表達(dá)式后都是若干個(gè)最小項(xiàng)之和，所以利用上述所以利用上述ROM結(jié)構(gòu)，可以實(shí)現(xiàn)任意包含結(jié)構(gòu)，可以實(shí)現(xiàn)任意包含n變量的邏輯函變量的邏輯函數(shù)。由此可見(jiàn)，數(shù)。由此可見(jiàn)，ROM不僅可作為只讀存儲(chǔ)器使用，也可用不僅可作為只讀存儲(chǔ)器使用，也可用于實(shí)現(xiàn)任意組合

10、邏輯函數(shù)。于實(shí)現(xiàn)任意組合邏輯函數(shù)。圖中，圖中，“與與”陣列包含陣列包含2n個(gè)個(gè)n端輸入端輸入“與門(mén)與門(mén)”，產(chǎn)生，產(chǎn)生2n個(gè)輸出，個(gè)輸出，每個(gè)輸出代表一個(gè)包含每個(gè)輸出代表一個(gè)包含n變量變量A0An-1的最小項(xiàng)。的最小項(xiàng)?！盎蚧颉标嚵嘘嚵邪陌摹盎蚧颉遍T(mén)個(gè)數(shù)就是門(mén)個(gè)數(shù)就是ROM的輸出端數(shù)，即存儲(chǔ)字的位數(shù)的輸出端數(shù)，即存儲(chǔ)字的位數(shù)m，每個(gè)每個(gè)“或或”門(mén)輸出端得到的是若干個(gè)最小項(xiàng)之和。門(mén)輸出端得到的是若干個(gè)最小項(xiàng)之和。 44位位MOS場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管ROM ROM電路中每個(gè)位單元所存儲(chǔ)電路中每個(gè)位單元所存儲(chǔ)的數(shù)據(jù)，是以該單元是否設(shè)置的數(shù)據(jù)，是以該單元是否設(shè)置MOS場(chǎng)效應(yīng)管（也可以是二極場(chǎng)效應(yīng)管（

11、也可以是二極管或雙極型三極管）來(lái)表示的，管或雙極型三極管）來(lái)表示的，設(shè)置了管子表示存入設(shè)置了管子表示存入“1”，未，未設(shè)置管子表示存入設(shè)置管子表示存入“0”（當(dāng)然（當(dāng)然也可以相反）。也可以相反）。 ROM的分類的分類按或陣列所用器件類型不同，有二極管按或陣列所用器件類型不同，有二極管ROM、雙極型三、雙極型三極管極管ROM和和MOS場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管ROM之分。之分。 根據(jù)存儲(chǔ)內(nèi)容寫(xiě)入方式的不同根據(jù)存儲(chǔ)內(nèi)容寫(xiě)入方式的不同 ，可分為，可分為固定固定ROM ，也稱掩膜，也稱掩膜ROM可編程可編程ROM（PROM） 可擦除可編程可擦除可編程ROM：有光擦除（：有光擦除（EPROM）和電）和電擦除（擦除

12、（E2PROM）兩種。）兩種。 特點(diǎn)：出廠時(shí)已固定，不能更改特點(diǎn)：出廠時(shí)已固定，不能更改允許用戶根據(jù)需要自己寫(xiě)入，但允許用戶根據(jù)需要自己寫(xiě)入，但只能寫(xiě)入一次，一經(jīng)寫(xiě)入便不能只能寫(xiě)入一次，一經(jīng)寫(xiě)入便不能再改寫(xiě)再改寫(xiě) 存儲(chǔ)內(nèi)容寫(xiě)入后，可用紫外線照射方法或電存儲(chǔ)內(nèi)容寫(xiě)入后，可用紫外線照射方法或電擦除方法擦除，然后允許再寫(xiě)入新的內(nèi)容，擦除方法擦除，然后允許再寫(xiě)入新的內(nèi)容，不過(guò)這種改寫(xiě)操作較復(fù)雜且費(fèi)時(shí)，所以正常不過(guò)這種改寫(xiě)操作較復(fù)雜且費(fèi)時(shí)，所以正常工作時(shí)仍只進(jìn)行讀出操作。工作時(shí)仍只進(jìn)行讀出操作。 2.集成集成ROM芯片芯片舉例：舉例：Intel2716EPROM （24腳雙列直插式腳雙列直插式LSIC芯

13、片芯片 ）工作方式：工作方式：1讀出方式；讀出方式；2功率下降；功率下降；3編程方式；編程方式； 4編程禁止方式；編程禁止方式；5編程檢驗(yàn)方式。編程檢驗(yàn)方式。7.2.3 半導(dǎo)體半導(dǎo)體存儲(chǔ)器的應(yīng)用（1）字長(zhǎng)（位數(shù)）擴(kuò)展）字長(zhǎng)（位數(shù)）擴(kuò)展指存儲(chǔ)器指存儲(chǔ)器字?jǐn)?shù)不變，只增加存儲(chǔ)器的位數(shù)字?jǐn)?shù)不變，只增加存儲(chǔ)器的位數(shù)接法：將各片存儲(chǔ)器的地址線、讀接法：將各片存儲(chǔ)器的地址線、讀/寫(xiě)信號(hào)線、片選信號(hào)線對(duì)應(yīng)地寫(xiě)信號(hào)線、片選信號(hào)線對(duì)應(yīng)地并接在一起。并接在一起。1存儲(chǔ)器容量的擴(kuò)展存儲(chǔ)器容量的擴(kuò)展（2）字?jǐn)U展）字?jǐn)U展指擴(kuò)展成的存儲(chǔ)器指擴(kuò)展成的存儲(chǔ)器字?jǐn)?shù)增加而數(shù)據(jù)位數(shù)不變字?jǐn)?shù)增加而數(shù)據(jù)位數(shù)不變CSWRAAOIOI /9

14、030片選信號(hào)：寫(xiě)信號(hào)：讀地址線：數(shù)據(jù)線：CSWRAAAAOIOI片片選信號(hào)：寫(xiě)信號(hào)：讀地址線：數(shù)據(jù)線：16 /,13109030字?jǐn)U展通常是利用外加字?jǐn)U展通常是利用外加譯碼器譯碼器控制存儲(chǔ)芯片的片選信控制存儲(chǔ)芯片的片選信號(hào)端來(lái)實(shí)現(xiàn)。號(hào)端來(lái)實(shí)現(xiàn)。 CBBAY0例例7.2.1 用用ROM實(shí)現(xiàn)下列組合邏輯函數(shù)。實(shí)現(xiàn)下列組合邏輯函數(shù)。CBACDDABY1BCDACY2DBACDABCY3解：解：)11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY)15,14,11,10, 7(2mY)15,14,11, 9 , 3 , 1 (3mY2

15、.用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù))11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY)15,14,11,10, 7(2mY)15,14,11, 9 , 3 , 1 (3mY)11,10, 7 , 6 , 5 , 4 , 3 , 2(0mY)15,14,13,12,11, 5 , 4(1mY例例7.2.2 試用試用ROM設(shè)計(jì)一個(gè)八段字符顯示譯碼器。設(shè)計(jì)一個(gè)八段字符顯示譯碼器。7.3 可編程邏輯器件可編程邏輯器件7.3.1 可編程邏輯器件的基本概念可編程邏輯器件的基本概念 1. 數(shù)字集成電路從功能上分為通用型、專用

16、型兩大類。數(shù)字集成電路從功能上分為通用型、專用型兩大類。2. PLD的特點(diǎn)：是一種按通用器件來(lái)生產(chǎn)，但邏輯功能是由的特點(diǎn)：是一種按通用器件來(lái)生產(chǎn)，但邏輯功能是由用戶通過(guò)對(duì)器件編程來(lái)設(shè)定的集成電路。用戶通過(guò)對(duì)器件編程來(lái)設(shè)定的集成電路。3.PLD的發(fā)展和分類的發(fā)展和分類:低密度低密度PLD（或稱簡(jiǎn)單（或稱簡(jiǎn)單PLD）高密度高密度PLD1PLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)2PLD的電路符號(hào)的電路符號(hào)3PLD的分類的分類 分類 與陣列 或陣列 輸出結(jié)構(gòu) PROM 固定 可編程 固定 PLA 可編程 可編程 固定 PAL 可編程 固定 固定 GAL 可編程 固定或可編程 可組態(tài) 表 7.3.1 PLD 的分類

17、PLD的分類方法很多，通常根據(jù)的分類方法很多，通常根據(jù)PLD的各個(gè)部分的各個(gè)部分是否可以編程或組態(tài)，是否可以編程或組態(tài)， 將將PLD分為分為PROM（可編程只（可編程只讀存儲(chǔ)器）、讀存儲(chǔ)器）、PLA（可編程邏輯陣列）、（可編程邏輯陣列）、PAL（可編（可編程陣列邏輯）、程陣列邏輯）、GAL（通用陣列邏輯）等四類。（通用陣列邏輯）等四類。 圖 7.3.4 PLA的陣列結(jié)構(gòu) 圖 7.3.5 PAL（GAL）的陣列結(jié)構(gòu) PLD的分類方法：的分類方法： 按集成度來(lái)區(qū)分按集成度來(lái)區(qū)分簡(jiǎn)單簡(jiǎn)單PLD（集成度較低）（集成度較低）復(fù)雜復(fù)雜PLD（集成度較高）（集成度較高）PROM、PLA、PAL、GAL CP

18、LD、FPGA 從結(jié)構(gòu)上來(lái)區(qū)分從結(jié)構(gòu)上來(lái)區(qū)分一類是乘積項(xiàng)結(jié)構(gòu)器件，其基本結(jié)構(gòu)為一類是乘積項(xiàng)結(jié)構(gòu)器件，其基本結(jié)構(gòu)為“與與或陣列或陣列”的器件，大部分簡(jiǎn)單的器件，大部分簡(jiǎn)單PLD和和CPLD都屬于這個(gè)范疇都屬于這個(gè)范疇 。另一類是查表結(jié)構(gòu)器件（另一類是查表結(jié)構(gòu)器件（SRAM結(jié)構(gòu)）。由簡(jiǎn)單的查找結(jié)構(gòu)）。由簡(jiǎn)單的查找表組成可編程門(mén)，再構(gòu)成陣列形式，表組成可編程門(mén)，再構(gòu)成陣列形式，F(xiàn)PGA就屬于此類就屬于此類器件。器件。 從編程工藝上區(qū)分從編程工藝上區(qū)分一類是一類是E2PROM型，現(xiàn)有的大部分型，現(xiàn)有的大部分CPLD及及GAL器件都器件都采用此種結(jié)構(gòu)采用此種結(jié)構(gòu) 另一類是另一類是SRAM型，即型，即SR

19、AM查找表結(jié)構(gòu)的器件，大部查找表結(jié)構(gòu)的器件，大部分的分的FPGA器件都是采用此種編程工藝。器件都是采用此種編程工藝。 7.3.2 可編程邏輯陣列可編程邏輯陣列BCABYBCBAYBABAYEN2100時(shí)，沒(méi)有存儲(chǔ)單元，用于沒(méi)有存儲(chǔ)單元，用于設(shè)計(jì)組合邏輯電路，設(shè)計(jì)組合邏輯電路，屬于組合邏輯型屬于組合邏輯型PLA時(shí)序邏輯型時(shí)序邏輯型PLA 將觸發(fā)器的輸出反將觸發(fā)器的輸出反饋到與陣列上饋到與陣列上 7.3.3 可編程陣列邏輯可編程陣列邏輯1.PAL的基本電路結(jié)構(gòu)的基本電路結(jié)構(gòu) 由可編程的與陣列、固定的或陣列和輸入、輸出緩沖由可編程的與陣列、固定的或陣列和輸入、輸出緩沖電路組成。電路組成。CDBCAB

20、YDCDCBABAYDCBAY210)(專用輸出結(jié)構(gòu)專用輸出結(jié)構(gòu)具有可編程輸入輸出結(jié)構(gòu)具有可編程輸入輸出結(jié)構(gòu)的的PAL16L8的邏輯圖。它的邏輯圖。它有有10個(gè)固定的變量輸入端個(gè)固定的變量輸入端（引腳（引腳19，引腳，引腳11）、）、兩兩個(gè)固定的輸出端個(gè)固定的輸出端（引腳（引腳12,19）和）和6個(gè)可編程輸入個(gè)可編程輸入輸出端輸出端（引腳（引腳1318）。這）。這6個(gè)端子（通過(guò)編程）既可個(gè)端子（通過(guò)編程）既可作為輸入端使用又可作為作為輸入端使用又可作為輸出端使用。與陣列能產(chǎn)輸出端使用。與陣列能產(chǎn)生生64個(gè)乘積項(xiàng)，或陣列最個(gè)乘積項(xiàng)，或陣列最多可以同時(shí)產(chǎn)生多可以同時(shí)產(chǎn)生8個(gè)輸出函個(gè)輸出函數(shù)。如果將

21、數(shù)。如果將6個(gè)可編程輸入個(gè)可編程輸入輸出端全部設(shè)置為輸入端輸出端全部設(shè)置為輸入端時(shí)，它的變量輸入端最多時(shí)，它的變量輸入端最多可達(dá)可達(dá)16個(gè)。個(gè)。PAL16L8輸出緩沖電路中含有輸出緩沖電路中含有4個(gè)觸發(fā)器，而且觸發(fā)個(gè)觸發(fā)器，而且觸發(fā)器的輸出又全都反饋器的輸出又全都反饋到了與陣列上，所以到了與陣列上，所以不僅可以用它設(shè)計(jì)組不僅可以用它設(shè)計(jì)組合邏輯電路，還可以合邏輯電路，還可以用來(lái)設(shè)計(jì)時(shí)序邏輯電用來(lái)設(shè)計(jì)時(shí)序邏輯電路。路。 PAL16R4 7.3.4 7.3.4 通用陣列邏輯通用陣列邏輯通用陣列邏輯通用陣列邏輯GAL是通用性更強(qiáng)的可編程邏輯器件是通用性更強(qiáng)的可編程邏輯器件電路結(jié)構(gòu)形式電路結(jié)構(gòu)形式可編

22、程可編程“與與”陣列陣列 + 固定固定“或或”陣列陣列 + 可編程輸出電路可編程輸出電路OLMC編程單元編程單元采用采用E2CMOS 可改寫(xiě)可改寫(xiě) GAL16V8 GAL16V8的的OLMC7.3.5 7.3.5 復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件CPLD由若干可編程的通用邏輯模塊（由若干可編程的通用邏輯模塊（generic logic block，GLB）、可編程的輸入輸出模塊（）、可編程的輸入輸出模塊（input/output block，IOB）和可編程的內(nèi)部連線組成。）和可編程的內(nèi)部連線組成。GLB中的宏單元中的宏單元 每個(gè)每個(gè)GLB中包含中包含820個(gè)宏單元，規(guī)模較大的個(gè)宏單元，規(guī)

23、模較大的CPLD中可包中可包含含1000多個(gè)。多個(gè)。7.3.6 現(xiàn)場(chǎng)可編程門(mén)陣列現(xiàn)場(chǎng)可編程門(mén)陣列包含若干個(gè)可編程邏輯模塊（包含若干個(gè)可編程邏輯模塊（CLB）、可編程輸入輸出模）、可編程輸入輸出模塊塊IOB和一整套的可編程內(nèi)部資源。和一整套的可編程內(nèi)部資源。以以Xilinx公司的公司的XC2064為例為例1. CLB包含一個(gè)組合邏輯電路、一個(gè)包含一個(gè)組合邏輯電路、一個(gè)D觸發(fā)器和觸發(fā)器和6 6個(gè)數(shù)據(jù)選擇器。個(gè)數(shù)據(jù)選擇器?？蓸?gòu)成時(shí)序電路。可構(gòu)成時(shí)序電路。2. IOB由三態(tài)輸出緩沖器、輸入緩沖器、由三態(tài)輸出緩沖器、輸入緩沖器、D觸發(fā)器和兩個(gè)數(shù)據(jù)選觸發(fā)器和兩個(gè)數(shù)據(jù)選擇器組成。擇器組成?？梢栽O(shè)置為輸入可以設(shè)置為輸入/ /輸出；輸入時(shí)可設(shè)置為同步、異步。輸出；輸入時(shí)可設(shè)置為同步、異步。3