EDA名詞解釋參考模板

1、ASIC： 專用集成電路（Application Specific Integrated Circuit）AMPP: Altera宏功能模塊和IP核開發(fā)伙伴組織（Altera Megafunction Partners Program）BGA: 球狀矩陣排列（ball grid array）BSDL: 邊界掃描描述語言（Boundary-Scan Description Language）BST： 邊界掃描測試（Boundary-Scan Testing）CAD: 計算機輔助設(shè)計（Computer - Aided Design）CAE: 計算機輔助工程（Computer Aided Engin

2、eering）CAM: 計算機輔助制造（computer-aided manufacturing）：中央地址存儲器（Central Address Memory）CAT: 計算機輔助測試（computer-aided test）CPLD: 復(fù)雜可編程邏輯器件（Complex Programable Logic Device）DFT: 可測試設(shè)計（Design For Test）EAB: 嵌入式陣列塊(Embedded Array Block)EDA： 電子設(shè)計自動化(Electronic Design Automation)EDIF: 電子設(shè)計交換格式(electronic design in

3、terchange format)EEPROM: 電可擦除可編程只讀存儲器（Electrically Erasable Programmable Read-Only Memory）EPROM: 可擦除可編程ROM（Erasable Programmable Read-Only Memory）FPGA: 現(xiàn)場可編程門陣列（Field Programmable Gata Array）EPLD: 可擦除可編程邏輯器件(Erasable Programmable Logic Device)FPSLIC: 現(xiàn)場可編程系統(tǒng)級集成電路(Field Programmable System Level Inte

4、gration Circu) FSM: 有限狀態(tài)機（Finite State Machine）GAL: 通用陣列邏輯(Generic Array Logic)HDL: 硬件描述語言(hardware description language)IEEE： 電子電氣工程師協(xié)會（Institute of Electrical and Electronic Engineers）IP: 知識產(chǎn)權(quán)核（Intellectual Property）ISP: 在系統(tǒng)可編程（In System Programmability）JTAG: 聯(lián)合測試行動組（Joint Test Action Group）；在EDA領(lǐng)

5、域又稱“邊界掃描測試技術(shù)”，常用于可編程邏輯器件的測試下載LAB: 邏輯陣列塊（Logic Array Block） 1 / 3LE： 邏輯單元（Logic Element）LPM： 參數(shù)可設(shè)置模塊庫（Library of Parameterized Modules）LUT： 查找表（lookup talbe）OLMC: 輸出邏輯宏單元(Output Logic Macro Cell)OTP: 一次性可編程（One Time Programmable）PAL: 可編程陣列邏輯：(Programmable Array Logic)PCB: 印刷電路板PGA: 可編程門陣列（Programmabl

6、e Gate Array）PIA: 可編程連線陣（Programmable Interconnect Array）PLA: 可編程邏輯陣列(Programmable Logic Array)PLD: 可編程邏輯電路（Programable Logic Device）PROM: 可編程序只讀存儲器（Programmable Read-Only Memory）ROM： 只讀內(nèi)存（Read-Only Memory）SRAM: 靜態(tài)隨機存儲器（Static Random Access Memory）RTL: 寄存器傳輸級（Register Transport Level）SOC: 單芯片系統(tǒng)（Syst

7、em on a Chip）SOPC: 片上可編程系統(tǒng)(System On Programmable Chip)UART: 通用異步收發(fā)器（Universal Asynchronous ReceiverTransmitter）VHDL: 超高速集成電路硬件描述語言（Very High Speed Integrated Circuits Hardware Description Language）UES: 用戶電子標(biāo)簽（User Electronic Signature）ASIC： 專用集成電路 CPLD: 復(fù)雜可編程邏輯器件EAB: 嵌入式陣列塊 EDA： 電子設(shè)計自動化GAL: 通用陣列邏輯 FPGA: 現(xiàn)場可編程門陣列IEEE： 電子電氣工程師協(xié)會 HDL: 硬件描述語言I