CH2 門電路(孔敏)

1、數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-41第二章第二章 門電路門電路2.1 概述概述2.2 半導(dǎo)體二極管和半導(dǎo)體二極管和 三極管的開關(guān)特性三極管的開關(guān)特性2.3 分立元件門電路分立元件門電路2.4 TTL門電路門電路2.5 CMOS門電路門電路2.6 集成邏輯們電路的應(yīng)用集成邏輯們電路的應(yīng)用數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-42 基本要求基本要求1、了解分立元件與、或、非、或非、與非門的電路組成、了解分立元件與、或、非、或非、與非門的電路組成、 工

2、作原理、邏輯功能及其描述方法；工作原理、邏輯功能及其描述方法；2、掌握邏輯約定及邏輯符號的意義；、掌握邏輯約定及邏輯符號的意義；3、熟練掌握、熟練掌握TTL與非門典型電路的分析方法、電壓傳輸特與非門典型電路的分析方法、電壓傳輸特性、輸入特性、輸入負(fù)載特性、輸出特性；了解噪聲容限、性、輸入特性、輸入負(fù)載特性、輸出特性；了解噪聲容限、TTL與非門性能的改進(jìn)方法；與非門性能的改進(jìn)方法；4、掌握、掌握OC門、三態(tài)門的工作原理和使用方法，正確理解門、三態(tài)門的工作原理和使用方法，正確理解OC門負(fù)載電阻的計(jì)算及線與、線或的概念；門負(fù)載電阻的計(jì)算及線與、線或的概念；5、掌握、掌握CMOS反相器、與非門、或非門

3、、三態(tài)門的邏輯功反相器、與非門、或非門、三態(tài)門的邏輯功能分析，能分析，CMOS反相器的電壓及電流傳輸特性；反相器的電壓及電流傳輸特性；6、熟練掌握、熟練掌握CMOS傳輸門及雙向模擬開關(guān)。傳輸門及雙向模擬開關(guān)。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-432.1 2.1 概述概述門電路門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。門電路門電路分立元件門電路分立元件門電路集成門電路集成門電路雙極型集成門（雙極型集成門（DTL、TTL）MOS集成門集成門 NMOSPMOSCMOS數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab o

4、f CVPR of West AnHui University2022-7-44正邏輯：用高電平表示邏輯正邏輯：用高電平表示邏輯1，用低電平表示邏輯，用低電平表示邏輯0負(fù)邏輯：用低電平表示邏輯負(fù)邏輯：用低電平表示邏輯1，用高電平表示邏輯，用高電平表示邏輯0 在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用NPN晶體管晶體管和和NMOS管，電源電壓是正值，一般采用正邏輯。管，電源電壓是正值，一般采用正邏輯。若采用的是若采用的是PNP管和管和PMOS管，電源電壓為負(fù)值，管，電源電壓為負(fù)值，則采用負(fù)邏輯比較方便。則采用負(fù)邏輯比較方便。今后除非特別說明，一律采用正邏輯。今后除非特別說明，一

5、律采用正邏輯。2.1 2.1 概述概述一、正邏輯與負(fù)邏輯一、正邏輯與負(fù)邏輯數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-45VI控制開關(guān)控制開關(guān)S的斷、通情況。的斷、通情況。S斷開，斷開，VO為高電平；為高電平；S接通，接通，VO為低電平。為低電平。 VISVccVo2.1 2.1 概述概述二、邏輯電平二、邏輯電平1 10 05V0V0.8V2V高電平下限高電平下限低電平上限低電平上限實(shí)際開關(guān)為晶體二極實(shí)際開關(guān)為晶體二極管、三極管以及場效管、三極管以及場效應(yīng)管等電子器件應(yīng)管等電子器件數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR

6、of West AnHui University2022-7-46邏輯電平 高電平高電平UH： 輸入高電平輸入高電平UIH 輸出高電平輸出高電平UOH 低電平低電平UL： 輸入低電平輸入低電平UIL 輸出低電平輸出低電平UOL 邏輯邏輯“0”和邏輯和邏輯“1”對應(yīng)的電壓范圍寬，對應(yīng)的電壓范圍寬，因此在數(shù)字電路中，對因此在數(shù)字電路中，對電子元件、器件電子元件、器件參數(shù)精度的要求及其電源的穩(wěn)定度的要參數(shù)精度的要求及其電源的穩(wěn)定度的要求比模擬電路要低。求比模擬電路要低。2.1 2.1 概述概述數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7

7、-47一、二極管伏安特性一、二極管伏安特性2.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性 0.5 0.7 iD(mA) uD(V) 硅硅 PN結(jié)伏安特性結(jié)伏安特性 UBR 0 門坎電壓Uth反向擊穿電壓二極管的單向?qū)щ娦裕憾O管的單向?qū)щ娦裕和饧诱螂妷海ㄍ饧诱螂妷海║Uthth），二極），二極管導(dǎo)通，導(dǎo)通壓降約為管導(dǎo)通，導(dǎo)通壓降約為0.7V0.7V；外加反向電壓，二極管截止。外加反向電壓，二極管截止。uD(V) iD(mA) 0.7V0.7V2.2.1 2.2.1 半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管的開關(guān)特性數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of

8、 West AnHui University2022-7-48 利用二極管的單向?qū)щ娎枚O管的單向?qū)щ娦裕喈?dāng)于一個受外加電壓性，相當(dāng)于一個受外加電壓極性控制的開關(guān)。極性控制的開關(guān)。當(dāng)當(dāng)u uI I=U=UILIL時，時，D D導(dǎo)通，導(dǎo)通，u uO O=0.7=U=0.7=UOLOL 開關(guān)閉合開關(guān)閉合 uI 二極管開關(guān)電路二極管開關(guān)電路 Vcc uo D R 二、二極管開關(guān)特性二、二極管開關(guān)特性2.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0當(dāng)當(dāng)u uI I=U=UIHIH時，時，D D截止，截

9、止，u uo o=V=VCCCC=U=UOHOH 開關(guān)斷開開關(guān)斷開 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-492.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性一、雙極型三極管結(jié)構(gòu)一、雙極型三極管結(jié)構(gòu)2.2.2 2.2.2 雙極型三極管的開關(guān)特性雙極型三極管的開關(guān)特性 因有電子和空穴兩種載流子參與導(dǎo)電過程，故因有電子和空穴兩種載流子參與導(dǎo)電過程，故稱為雙極型三極管。稱為雙極型三極管。NPNNPN型型PNPPNP型型數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui Univ

10、ersity2022-7-4102.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性二、雙極型三極管輸入特性二、雙極型三極管輸入特性 0 0.5 0.7 uBE(V) 輸輸入入特特性性曲曲線線 iB(A) b iC 硅硅料料NPN型型三三極極管管 c e iB 雙極型三極管的應(yīng)用中，通常是通過雙極型三極管的應(yīng)用中，通常是通過b,eb,e間的電流間的電流i iB B控制控制c,ec,e間的電流間的電流i iC C實(shí)現(xiàn)其電路功能的。因此，以實(shí)現(xiàn)其電路功能的。因此，以b,eb,e間的回路作為間的回路作為輸入回路，輸入回路，c,ec,e間的回路作為輸出回路間的回路作為輸出回路。

11、 輸入回路實(shí)質(zhì)是一個輸入回路實(shí)質(zhì)是一個PNPN結(jié)結(jié)，其輸入特性基本等同于，其輸入特性基本等同于二極管的伏安特性。二極管的伏安特性。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4112.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性三、雙極型三極管輸出特性三、雙極型三極管輸出特性 b iC 硅料硅料 NPN型型三極管三極管 c e iB 截止區(qū)截止區(qū) iB=0mA A 放大區(qū)放大區(qū) ic(mA) 飽和區(qū)飽和區(qū) uce(V) uces 0 放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏；放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏；u

12、ubebeuuT T， u ubcbc00；起放大作用。；起放大作用。截止區(qū)：發(fā)射結(jié)、集電極均反偏，截止區(qū)：發(fā)射結(jié)、集電極均反偏，u ubcbc0V0V，u ubebe0V0V；一般地，一般地，u ubebe0.7VVVT T， u ubcbcVVT T；深度飽和狀態(tài)下，；深度飽和狀態(tài)下，飽和壓降飽和壓降U UCEsCEs 約為約為0.2V0.2V。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4122.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性四、雙極型三極管開關(guān)特性四、雙極型三極管開關(guān)特性 ui

13、iB e Rb b +VCC iC uo 三三極極管管開開關(guān)關(guān)電電路路 Rc c 利用三極管的飽和與截利用三極管的飽和與截止兩種狀態(tài)，合理選擇電路止兩種狀態(tài)，合理選擇電路參數(shù)，可產(chǎn)生類似于開關(guān)的參數(shù)，可產(chǎn)生類似于開關(guān)的閉合和斷開的效果，用于輸閉合和斷開的效果，用于輸出高、低電平，即開關(guān)工作出高、低電平，即開關(guān)工作狀態(tài)。狀態(tài)。當(dāng)當(dāng)u uI I=U=UILIL時，三極管截止，時，三極管截止，u uO O=V=Vcccc=U=UOHOH 開關(guān)斷開開關(guān)斷開假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0當(dāng)當(dāng)u uI I=U=UIHIH時，三極管深度飽和，時，三極管深度飽和，u u

14、o o=U=USEsSEs=U=UOLOL 開關(guān)閉合開關(guān)閉合 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-413 MOS管是金屬管是金屬氧化物氧化物半導(dǎo)體場效應(yīng)管的簡稱。半導(dǎo)體場效應(yīng)管的簡稱。（Metal-Oxide-Semiconductor Field-Effect Transistor）由于只有多數(shù)載流子參與導(dǎo)電，故也稱為由于只有多數(shù)載流子參與導(dǎo)電，故也稱為單極型三極管單極型三極管。2.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性一、一、MOS管結(jié)構(gòu)管結(jié)構(gòu)2.2.3 MOS2.2.3 MOS管的

15、開關(guān)特性管的開關(guān)特性NMOSNMOS管電路符號管電路符號PMOSPMOS管電路符號管電路符號 b NPN型型三三極極管管 c e 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4142.2 2.2 半導(dǎo)體二極管和三極管的開關(guān)特性半導(dǎo)體二極管和三極管的開關(guān)特性二、二、MOS管開關(guān)特性管開關(guān)特性NMOSNMOS管的基本開關(guān)電路管的基本開關(guān)電路當(dāng)當(dāng)u uI I=U=UILIL時，時，MOSMOS管截止，管截止，u uO O=V=VDDDD=U=UOHOH 開關(guān)斷開開關(guān)斷開當(dāng)當(dāng)u uI I=U=UIHIH時，時，MOSMOS管導(dǎo)通，管導(dǎo)通

16、，u uo o=0=U=0=UOLOL 開關(guān)閉合開關(guān)閉合 選擇合適的電路參數(shù)，則可以保證選擇合適的電路參數(shù)，則可以保證數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4152.3 2.3 分立元件門電路分立元件門電路一、二極管與門一、二極管與門 +VCC(+5V) R Y VD1 A VD2 B ABY &A BY0 00 11 01 10001Y=AB數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4162.3 2.3 分立元件門電路分立元件門電路二、二極管或門

17、二、二極管或門 A VD1 B VD2 Y R ABY 1A BY0 00 11 01 10111Y=A+B數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4172.3 2.3 分立元件門電路分立元件門電路三、三極管非門三、三極管非門 ui iB e Rb b +VCC iC uo 三極管開關(guān)三極管開關(guān)電路電路 Rc c 輸入為低，輸出為高；輸入為低，輸出為高；輸入為高，輸出為低。輸入為高，輸出為低。AY0110AY 1 A Y 利用二極管的壓降為利用二極管的壓降為0.7V0.7V，保證，保證輸入電壓在輸入電壓在1V1V以下時，開關(guān)

18、電路以下時，開關(guān)電路可靠地截止?？煽康亟刂?。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-418 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130W W +Vcc R2 1.6KW W Y D1 D2 輸入級輸入級中間級中間級輸出級輸出級2.4 TTL2.4 TTL門電路門電路TTLTTL非門典型電路非門典型電路一、一、7474系列門電路系列門電路 b T1等等效效電電路路 c e AY0110AY 推拉式輸出級作用：推拉式輸出級作用：降低功耗，提高帶降低功耗，提高帶負(fù)載能力負(fù)載能力數(shù)字電路與邏輯設(shè)計(jì)孔

19、敏 Lab of CVPR of West AnHui University2022-7-4192.4 TTL2.4 TTL門電路門電路 b 多發(fā)射極等效電路多發(fā)射極等效電路 c e2 e1 TTLTTL與非門典型電路與非門典型電路區(qū)別：區(qū)別：T T1 1改為改為多發(fā)射極三極管多發(fā)射極三極管。ABY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4202.4 TTL2.4 TTL門電路門電路TTLTTL或非門典型電路或非門典型電路區(qū)別：有各自的輸入級和倒相級，并聯(lián)使用共同的輸出級。區(qū)別：有各自的輸入級和倒相級，并聯(lián)使用共同的輸出級

20、。BAY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4212.4 TTL2.4 TTL門電路門電路二、二、74S74S系列門電路系列門電路 74S 74S系列又稱肖特基系列。采用了抗飽和三極管，或稱系列又稱肖特基系列。采用了抗飽和三極管，或稱肖特基晶體管，是由普通的雙極型三極管和肖特基勢壘二極肖特基晶體管，是由普通的雙極型三極管和肖特基勢壘二極管管SBDSBD組合而成。組合而成。SBDSBD的正向壓降約為的正向壓降約為0.3V0.3V，使晶體管不會進(jìn)，使晶體管不會進(jìn)入深度飽和，其入深度飽和，其U Ubebe限制在限制在0.3V

21、0.3V左右，從而縮短存儲時間，左右，從而縮短存儲時間，提高了開關(guān)速度。提高了開關(guān)速度。iDibiSBD(a)(b)抗飽和三極管數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4222.4 TTL2.4 TTL門電路門電路三、三、TTLTTL系列門電路系列門電路74：標(biāo)準(zhǔn)系列；：標(biāo)準(zhǔn)系列；74H：高速系列；：高速系列；74S：肖特基系列；：肖特基系列；74LS74LS：低功耗肖特基系列；：低功耗肖特基系列；74LS74LS系列成為功耗延遲積較系列成為功耗延遲積較小的系列。小的系列。74LS74LS系列產(chǎn)品具有最佳的綜合性能，是系列產(chǎn)

22、品具有最佳的綜合性能，是TTLTTL集成集成電路的主流，是應(yīng)用最廣的系列。電路的主流，是應(yīng)用最廣的系列。 性能比較好的門電路應(yīng)該是工作性能比較好的門電路應(yīng)該是工作速度既快，功耗又小速度既快，功耗又小的的門電路。因此，通常用功耗和傳輸延遲時間的乘積門電路。因此，通常用功耗和傳輸延遲時間的乘積( (簡稱功簡稱功耗耗延遲積延遲積) )來評價門電路性能的優(yōu)劣。功耗來評價門電路性能的優(yōu)劣。功耗延遲積越小，延遲積越小，門電路的綜合性能就越好。門電路的綜合性能就越好。74AS：先進(jìn)肖特基系列；：先進(jìn)肖特基系列；74ALS74ALS：先進(jìn)低功耗肖特基系列。：先進(jìn)低功耗肖特基系列。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab

23、 of CVPR of West AnHui University2022-7-4232.4 TTL2.4 TTL門電路門電路 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 4 與與非非門門 74LS00 的引腳排列圖 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 74LS04 1 2 3 4 5 6 7 6 反反相相器器 74LS04 的引腳排列圖 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND 14 13 12 11 10 9 8 74L

24、S02 1 2 3 4 5 6 7 4 或非門或非門 74LS04 的引腳排列圖 VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 2A GND 74LS74LS系列常用芯片系列常用芯片數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-424與門與門 A B AB & 1 Y=AB=ABAB&Y A B A+B 1 1 或或門門AB1YY=A+B=A+B異或門異或門 Y A B & 1 1 BABABABABABABABABAY )()(AB=1Y2.4 TTL2.4 TTL門電路門電路

25、數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4252.4 TTL2.4 TTL門電路門電路四、四、TTLTTL門電路的重要參數(shù)門電路的重要參數(shù)1.1.電壓傳輸特性電壓傳輸特性：輸出電壓跟隨輸入電壓變化的關(guān)系曲線。：輸出電壓跟隨輸入電壓變化的關(guān)系曲線。測試電路測試電路電壓傳輸特性電壓傳輸特性低電平輸入電壓低電平輸入電壓U UILIL，maxmax0.8V0.8V高電平輸入電壓高電平輸入電壓U UIHIH，minmin2V2V低電平輸出電壓低電平輸出電壓U UOLOL，maxmax0.5V0.5V高電平輸出電壓高電平輸出電壓U UO

26、HOH，minmin2.7V2.7V74LS74LS系列門電路標(biāo)準(zhǔn)規(guī)定：系列門電路標(biāo)準(zhǔn)規(guī)定：數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4262.4 TTL2.4 TTL門電路門電路 實(shí)際應(yīng)用中，由于外界干擾、電源波動等原因，可能實(shí)際應(yīng)用中，由于外界干擾、電源波動等原因，可能使輸入電平使輸入電平U UI I偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對干擾的幅度有一定限制，稱為噪聲容限。擾的幅度有一定限制，稱為噪聲容限。 2.2.輸入噪聲容限輸入噪聲容限 高電平噪聲容限高電平噪聲容限是指在保證輸出

27、低電平的前提下，允是指在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大噪聲電壓許疊加在輸入高電平上的最大噪聲電壓( (負(fù)向干擾負(fù)向干擾) )，用，用U UNHNH表示：表示： 低電平噪聲容限低電平噪聲容限是指在保證輸出高電平的前提下，允是指在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大噪聲電壓許疊加在輸入低電平上的最大噪聲電壓( (正向干擾正向干擾) )，用，用U UNLNL表示：表示： U UNL NL = U= UIL,maxIL,maxU UILILU UNH NH = U= UIHIHU UIH,minIH,min數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of We

28、st AnHui University2022-7-4271 1輸出輸出0 0輸出輸出1 1輸入輸入0 0輸入輸入U(xiǎn) UOH,minOH,minU UIH,minIH,minU UNHNHU UIL,maxIL,maxU UOL,maxOL,maxU UNLNL11u uI Iu uO O2.4 TTL2.4 TTL門電路門電路輸入低電平噪聲容限：輸入低電平噪聲容限：UNL=UIL,maxUOL,max輸入高電平噪聲容限：輸入高電平噪聲容限：UNH=UOH,minUIH,min74LS74LS系列門電路前后級系列門電路前后級聯(lián)時的輸入噪聲容限為：聯(lián)時的輸入噪聲容限為：UNL=0.8V0.5V=

29、0.3VUNH=2.7V2.0V=0.7V5V2.7V0.5V0V5V2V0.8V0V數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4282.4 TTL2.4 TTL門電路門電路3.3.扇出系數(shù)扇出系數(shù)扇出系數(shù)扇出系數(shù)N N是指門電路能夠驅(qū)動是指門電路能夠驅(qū)動同類門同類門的數(shù)量。的數(shù)量。 要求：前級門在輸出高、低電平時，要滿足其輸出電流要求：前級門在輸出高、低電平時，要滿足其輸出電流I IOHOH和和I IOLOL均大于或等于均大于或等于N N個后級門的輸入電流的總和。個后級門的輸入電流的總和。 計(jì)算：計(jì)算：輸出為高電平時，可以驅(qū)

30、動同類門的數(shù)目輸出為高電平時，可以驅(qū)動同類門的數(shù)目N N1 1； 輸出為低電平時，可以驅(qū)動同類門的數(shù)目輸出為低電平時，可以驅(qū)動同類門的數(shù)目N N2 2； 扇出系數(shù)扇出系數(shù)minmin（N N1 1，N N2 2）。）。 低電平輸入電流低電平輸入電流I IILIL，maxmax-0.4mA-0.4mA高電平輸入電流高電平輸入電流I IIHIH，maxmax20A20A低電平輸出電流低電平輸出電流I IOLOL，maxmax8mA8mA高電平輸出電流高電平輸出電流I IOHOH，maxmax-0.4mA-0.4mA74LS74LS系列門電路標(biāo)準(zhǔn)規(guī)定：系列門電路標(biāo)準(zhǔn)規(guī)定：數(shù)字電路與邏輯設(shè)計(jì)孔敏 La

31、b of CVPR of West AnHui University2022-7-4292.4 TTL2.4 TTL門電路門電路例：如圖，試計(jì)算例：如圖，試計(jì)算74LS74LS系列非門電路系列非門電路G G1 1最多可驅(qū)動多少個同類門電路。最多可驅(qū)動多少個同類門電路。解：解： G G1 1輸出為低電平時，可以驅(qū)動輸出為低電平時，可以驅(qū)動N N1 1個同類門；個同類門；應(yīng)滿足應(yīng)滿足 I IOLOL N N1 1 |I|IILIL| | G G1 1輸出為高電平時，可以驅(qū)動輸出為高電平時，可以驅(qū)動N N2 2個同類門；個同類門； N Nminmin（N N1 1,N,N2 2） 2020N N1

32、1 I IOLOL / |I|IILIL| | 8mA/0.4mA 8mA/0.4mA 2020應(yīng)滿足應(yīng)滿足 |I|IOHOH| | N N2 2 I IIHIHN N2 2 | |I IOHOH| | / I IIHIH 0.4mA/20A 0.4mA/20A 2020數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4302.4 TTL2.4 TTL門電路門電路五、集電極開路的門電路（五、集電極開路的門電路（OCOC門）門）Y&AB&CD& CDABY Y&AB&CD“線與線與”推拉式輸出級

33、并聯(lián)推拉式輸出級并聯(lián)1.“1.“線與線與”的概念的概念數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4312.4 TTL2.4 TTL門電路門電路 普通的普通的TTLTTL門電路不能將輸出端直接并聯(lián)，進(jìn)行線與。門電路不能將輸出端直接并聯(lián)，進(jìn)行線與。解決這個問題的方法就是把輸出極改為解決這個問題的方法就是把輸出極改為集電極開路集電極開路的三的三極管結(jié)構(gòu)。極管結(jié)構(gòu)。 OC OC門電路在工作時需外接上拉電阻和電源門電路在工作時需外接上拉電阻和電源。只要電阻。只要電阻的阻值和電源電壓的數(shù)值選擇得當(dāng)，就可保證輸出的高、的阻值和電源電壓的數(shù)值

34、選擇得當(dāng)，就可保證輸出的高、低電平符合要求，輸出三極管的負(fù)載電流又不至于過大。低電平符合要求，輸出三極管的負(fù)載電流又不至于過大。2.OC2.OC門的電路結(jié)構(gòu)和邏輯符號門的電路結(jié)構(gòu)和邏輯符號數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4322.4 TTL2.4 TTL門電路門電路3.OC3.OC門的門的“線與線與”功能功能CDABYYY 21數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4332.4 TTL2.4 TTL門電路門電路當(dāng)當(dāng)n個前級門輸出均為個前級門輸出均

35、為高電平，即所有高電平，即所有OC門同門同時截止時，為保證輸出時截止時，為保證輸出的高電平不低于規(guī)定的的高電平不低于規(guī)定的UOH，min值，上拉電阻不值，上拉電阻不能過大，其最大值計(jì)算能過大，其最大值計(jì)算公式：公式：HIOHminOHCCUmInIUVR ，(max)4.4.外接上拉電阻外接上拉電阻R RU U的計(jì)算方法的計(jì)算方法數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4342.4 TTL2.4 TTL門電路門電路當(dāng)當(dāng)n個前級門中有一個個前級門中有一個輸出為低電平，即所有輸出為低電平，即所有OC門中只有一個導(dǎo)通時，門中只有一

36、個導(dǎo)通時，全部負(fù)載電流都流入導(dǎo)通全部負(fù)載電流都流入導(dǎo)通的那個的那個 OC門，為確保流門，為確保流入導(dǎo)通入導(dǎo)通OC門的電流不至門的電流不至于超過最大允許的于超過最大允許的IOL，max值，值，RU值不可太小，其最值不可太小，其最小值計(jì)算公式：小值計(jì)算公式：ILmaxOLmaxOLCCUImIUVR ，(min)(min)maxUUURRR 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4352.4 TTL2.4 TTL門電路門電路5.OC5.OC門的應(yīng)用門的應(yīng)用實(shí)現(xiàn)線與。實(shí)現(xiàn)線與?？梢院喕娐罚?jié)省器件?？梢院喕娐?，節(jié)省器件。實(shí)現(xiàn)

37、電平轉(zhuǎn)換。實(shí)現(xiàn)電平轉(zhuǎn)換。如圖所示，可使輸出高電平變?yōu)槿鐖D所示，可使輸出高電平變?yōu)?0V10V。用做驅(qū)動器。用做驅(qū)動器。如圖是用來驅(qū)動發(fā)光二極管的電路。如圖是用來驅(qū)動發(fā)光二極管的電路。+10V&OV+5V&270數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4362.4 TTL2.4 TTL門電路門電路六、三態(tài)輸出門電路（六、三態(tài)輸出門電路（TSTS門）門） 國標(biāo)符號 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC(+5V) T5 R2 750 R3 360 R5 3k A EN 1 EN Y E

38、N D 三三態(tài)態(tài)輸輸出出非非門門（高高電電平平有有效效）電電路路結(jié)結(jié)構(gòu)構(gòu) 1.1.三態(tài)門的電路結(jié)構(gòu)和邏輯符號三態(tài)門的電路結(jié)構(gòu)和邏輯符號功能表功能表EN=0EN=0EN=1EN=1AY Y高阻態(tài)輸出有三種狀態(tài)：輸出有三種狀態(tài)： 高電平、低電平、高阻態(tài)。高電平、低電平、高阻態(tài)?？刂贫嘶蚩刂贫嘶蚴鼓芏耸鼓芏藬?shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4372.4 TTL2.4 TTL門電路門電路高電平有效高電平有效低電平有效低電平有效兩種控制模式：兩種控制模式：數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui

39、 University2022-7-4382.4 TTL2.4 TTL門電路門電路2.2.三態(tài)門的應(yīng)用三態(tài)門的應(yīng)用數(shù)據(jù)總線結(jié)構(gòu)數(shù)據(jù)總線結(jié)構(gòu) 只要控制各個門的只要控制各個門的ENEN端輪端輪流為流為1 1，且任何時刻僅有一個，且任何時刻僅有一個為為1 1，就可以實(shí)現(xiàn)各個門，就可以實(shí)現(xiàn)各個門分時分時地向總線傳輸。地向總線傳輸。實(shí)現(xiàn)數(shù)據(jù)雙向傳輸實(shí)現(xiàn)數(shù)據(jù)雙向傳輸 EN=1EN=1，G1G1工作，工作，G2G2高阻，高阻，A A經(jīng)經(jīng)G1G1反相送至總線；反相送至總線； EN=0EN=0，G1G1高阻，高阻，G2G2工作，總工作，總線數(shù)據(jù)經(jīng)線數(shù)據(jù)經(jīng)G2G2反相從反相從Y Y端送出。端送出。數(shù)字電路與邏輯設(shè)

40、計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4392.4 TTL2.4 TTL門電路門電路七、七、TTLTTL門電路多余輸入端的處理門電路多余輸入端的處理1.1.與非門的處理與非門的處理“1”“1”懸空懸空2.2.或非門、與或非門的處理或非門、與或非門的處理“0”“0”BAY ABY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-440（1 1）CMOSCMOS電路的工作速度比電路的工作速度比TTLTTL電路的低。電路的低。（2 2）CMOSCMOS帶負(fù)載的能力比帶負(fù)載的能力比TT

41、LTTL電路強(qiáng)。電路強(qiáng)。（3 3）CMOSCMOS電路的電源電壓允許范圍較大，約在電路的電源電壓允許范圍較大，約在3 318V18V，抗，抗干擾能力比干擾能力比TTLTTL電路強(qiáng)。電路強(qiáng)。（4 4）CMOSCMOS電路的功耗比電路的功耗比TTLTTL電路小得多。門電路的功耗只有電路小得多。門電路的功耗只有幾個幾個WW，中規(guī)模集成電路的功耗也不會超過，中規(guī)模集成電路的功耗也不會超過100W100W。（5 5）CMOSCMOS集成電路的集成度比集成電路的集成度比TTLTTL電路高。電路高。（6 6）CMOSCMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)

42、注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOSCMOS電路電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。2.5 CMOS2.5 CMOS門電路門電路CMOSCMOS電路的特點(diǎn)：電路的特點(diǎn)：常用常用CMOS邏輯門器件系列：邏輯門器件系列： 4000系列；系列； 74HC系列高速系列高速CMOS系列。系列。 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4412.5 CMOS2.5 CMOS門電路門電路一、一、MOSMOS管

43、的開關(guān)特性管的開關(guān)特性輸入低電平，輸入低電平，NMOSNMOS管截止；管截止；輸入高電平，輸入高電平，NMOSNMOS管導(dǎo)通。管導(dǎo)通。輸入低電平，輸入低電平，PMOSPMOS管導(dǎo)通；管導(dǎo)通；輸入高電平，輸入高電平，PMOSPMOS管截止。管截止。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-442 G G VDD S D D S A Y 2.5 CMOS2.5 CMOS門電路門電路二、二、CMOSCMOS非門非門AY0110AY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University202

44、2-7-4432.5 CMOS2.5 CMOS門電路門電路CMOSCMOS非門電壓傳輸特性非門電壓傳輸特性CMOSCMOS非門電流傳輸特性非門電流傳輸特性 CMOS CMOS反相器的傳輸特性接近理想開關(guān)特性，反相器的傳輸特性接近理想開關(guān)特性， 因而因而其噪聲容限大，抗干擾能力強(qiáng)。其噪聲容限大，抗干擾能力強(qiáng)。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-444ABYVDDT3T1T2T42.5 CMOS2.5 CMOS門電路門電路三、三、CMOSCMOS與非門（與非門（P P并并N N串）串）ABY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab

45、of CVPR of West AnHui University2022-7-445ABYVDDT4T3T1T22.5 CMOS2.5 CMOS門電路門電路四、四、CMOSCMOS或非門（或非門（P P串串N N并）并）BAY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-446特點(diǎn)：需外接上拉電阻。特點(diǎn)：需外接上拉電阻。應(yīng)用：與應(yīng)用：與OC門類似，門類似， 輸出端可以并接，實(shí)現(xiàn)輸出端可以并接，實(shí)現(xiàn)“線與線與”功能；功能； 實(shí)現(xiàn)電平轉(zhuǎn)換。實(shí)現(xiàn)電平轉(zhuǎn)換。2.5 CMOS2.5 CMOS門電路門電路五、漏極開路的五、漏極開路的CMOS

46、CMOS門電路（門電路（ODOD）ABY 數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4472.5 CMOS2.5 CMOS門電路門電路六、六、CMOSCMOS傳輸門和雙向模擬開關(guān)傳輸門和雙向模擬開關(guān) uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C0、 ，TN和和TP截止，相當(dāng)于截止，相當(dāng)于開關(guān)斷開開關(guān)斷開。C1、 ，TN和和TP導(dǎo)通，相當(dāng)于導(dǎo)通，相當(dāng)于開關(guān)接通開關(guān)接通，uoui。1 C0 C 由于由于T T1 1、T T2 2管的結(jié)構(gòu)形式是對稱的，即漏極和源極管的結(jié)構(gòu)形式是對稱的，

47、即漏極和源極可互易使用，因而可互易使用，因而CMOSCMOS傳輸門屬于雙向器件，它的輸入傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用端和輸出端也可互易使用。數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4482.5 CMOS2.5 CMOS門電路門電路七、七、CMOSCMOS三態(tài)輸出門三態(tài)輸出門 A EN TP2 TP1 Y TN1 TN2 A EN 1 1 EN Y +VDD (a) CMOS三態(tài)門電路 (b) 邏輯符號 電路的輸出有電路的輸出有高阻態(tài)、高電平和低電平高阻態(tài)、高電平和低電平3 3種狀態(tài)，是一種三態(tài)門。種狀態(tài)

48、，是一種三態(tài)門。 時，時，TP2、TN2均均截止，截止，Y與地和電源都斷開與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。了，輸出端呈現(xiàn)為高阻態(tài)。 時，時，TP2、TN2均導(dǎo)均導(dǎo)通，通，TP1、TN1構(gòu)成反相器。構(gòu)成反相器。1 EN0 ENAY 1.CMOS1.CMOS三態(tài)門之一三態(tài)門之一數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-4492.5 CMOS2.5 CMOS門電路門電路 時，時，TG截止，輸出端呈現(xiàn)高阻態(tài)。截止，輸出端呈現(xiàn)高阻態(tài)。 時，時，TG導(dǎo)通，導(dǎo)通， 。1 EN0 ENAY 2. CMOS2. CMOS三態(tài)門之二三態(tài)門之二數(shù)字電路與邏輯設(shè)計(jì)孔敏 Lab of CVPR of West AnHui University2022-7-450一、一、TTL與與CMOS器件之間的接口問