數(shù)字邏輯電路第6章時序邏輯電路-4

1、第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 6.1 計數(shù)器計數(shù)器 6.2 寄存器寄存器 6.3 移位寄存器型計數(shù)器移位寄存器型計數(shù)器第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 5.1.3 MSI計數(shù)器模塊及應(yīng)用計數(shù)器模塊及應(yīng)用 1.74163MSI計數(shù)器模塊計數(shù)器模塊 74163是中規(guī)模集成四位同步二進(jìn)制加法計數(shù)器,計數(shù)范圍是015。它具有同步置數(shù)、同步清零、保持和二進(jìn)制加法計數(shù)等邏輯功能。圖52

2、9（a）和（b）分別是它的國標(biāo)符號和慣用模塊符號;表59為功能表;圖530是它的時序圖。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖529 74163MSI四位同步二進(jìn)制加法計數(shù)器 （a）國標(biāo)符號;（b）慣用模塊符號第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 表59 74163MSI四位同步二進(jìn)制加法計數(shù)器功能表第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖530 74163MSI四位同步二進(jìn)制加法計數(shù)器的時序圖第第6章章 常用時序

3、邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 在圖529中,CLK是時鐘脈沖輸入端,上升沿有效; 是低電平有效的同步清零輸入端; 是低電平有效的同步置數(shù)輸入端;EP和ET是兩個使能輸入端;D0、D1、D2、D3是并行數(shù)據(jù)輸入端;Q0、Q1、Q2、Q3是計數(shù)器狀態(tài)輸出端;CO是進(jìn)位信號輸出端,當(dāng)計數(shù)到1111狀態(tài)時,CO為1。CLRLD第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 表59所示的功能表中列出了74163的工作模式： 當(dāng) ,CLK上升沿到來時,計數(shù)器的四個輸出端被同步清零。 當(dāng) ,CLK上升沿到來時,

4、計數(shù)器的四個輸出端被同步置數(shù)。 當(dāng) 、EP=0、ET=1,CLK上升沿到來時,計數(shù)器的四個輸出端保持不變,CO輸出端也保持不變。CLR=0CLR=1 LD=0、CLR=1 LD=1、 當(dāng) 、ET=0,CLK上升沿到來時,計數(shù)器的四個輸出端保持不變,CO輸出端被置零。 當(dāng) 、EP=1、ET=1,CLK上升沿到來時,電路按二進(jìn)制加法計數(shù)方式工作。CLR=1 LD=1、CLR=1 LD=1、第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 2. 74160MSI計數(shù)器模塊計數(shù)器模塊 74160是中規(guī)模集成8421BCD碼同步十進(jìn)制加法計數(shù)器,計數(shù)范圍是

5、09。它具有同步置數(shù)、異步清零、保持和十進(jìn)制加法計數(shù)等邏輯功能。74160的國標(biāo)符號和慣用模塊符號分別如圖531（a）和（b）所示。圖531 74160MSI四位同步十進(jìn)制加法計數(shù)器 （a）國標(biāo)符號;（b）慣用模塊符號第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 74160的 是低電平有效的異步清零輸入端,它通過各個觸發(fā)器的異步復(fù)位端將計數(shù)器清零,不受時鐘信號CLK的控制。74160其他輸入、輸出端的功能和用法和74163的對應(yīng)端相同。 表510是74160的功能表,它和表59所示的74163功能表基本相同。不同之處為:74160是異步清零而

6、74163為同步清零;74160是十進(jìn)制計數(shù)而74163為二進(jìn)制計數(shù)。74160的時序圖如圖532所示。 CLR第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 表510 74160MSI四位同步十進(jìn)制加法計數(shù)器功能表 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖532 74160MSI四位同步十進(jìn)制加法計數(shù)器的時序圖第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 3. 74191MSI計數(shù)器模塊計數(shù)器模塊 74191是中規(guī)模集成四位單時鐘同

7、步二進(jìn)制加/減可逆計數(shù)器,計數(shù)范圍是015。它具有異步置數(shù)、保持、二進(jìn)制加法計數(shù)和二進(jìn)制減法計數(shù)等邏輯功能。圖533（a）和（b）分別是它的國標(biāo)符號和慣用模塊符號。 圖533 74191MSI四位單時鐘同步二進(jìn)制加/減可逆計數(shù)器 （a）國標(biāo)符號;（b）慣用模塊符號第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 LD是低電平有效的異步置數(shù)控制端。 是使能輸入端,低電平有效。 /D是加/減控制端,當(dāng)U/D=0時,作加法計數(shù);當(dāng)U/D=1時,作減法計數(shù)。C/B是進(jìn)位/借位輸出端,計數(shù)器作加法計數(shù)且Q3Q2Q1Q0=1111時,C/B=1,表示有進(jìn)位輸

8、出;計數(shù)器作減法計數(shù)且Q3Q2Q1Q0 =0000時,C/B=1,表示有借位輸出。 是串行時鐘輸出端,用于多個芯片的級聯(lián)擴(kuò)展,在計數(shù)工作模式（ =0）下,當(dāng)C/B=1時, 與計數(shù)脈沖相同。表511為74191的功能表;圖534是它的時序圖。 SURCSRC第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 表511 74191MSI四位單時鐘同步二進(jìn)制加/減 可逆計數(shù)器功能表 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖534 74191MSI四位單時鐘同步二進(jìn)制 加/減可逆計數(shù)器的時序圖第第

9、6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 器件實例：74SN160 異步置0ETEPDLRCLKD第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 （3）任意進(jìn)制計數(shù)器的構(gòu)成方法）任意進(jìn)制計數(shù)器的構(gòu)成方法用已有的用已有的N進(jìn)制芯片，組成進(jìn)制芯片，組成M進(jìn)制計數(shù)器，是進(jìn)制計數(shù)器，是常用的方法。常用的方法。N進(jìn)制M進(jìn)制MNMN第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 N M原理：計數(shù)循環(huán)過程中設(shè)法跳過NM個狀態(tài)。具體方法：置零法 置數(shù)法 同同步

10、步置置零零法法異異步步置置零零法法 同步預(yù)置數(shù)法同步預(yù)置數(shù)法異步預(yù)置數(shù)法異步預(yù)置數(shù)法第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 同步置零和異步置零法 例：將同步十六進(jìn)制計數(shù)器74163十二進(jìn)制計數(shù)器 同步置0法，如雙線所示，實現(xiàn)如下圖所示 異步置異步置0 如虛線所示如虛線所示第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 置數(shù)法置數(shù)法例：將同步十進(jìn)制計數(shù)器例：將同步十進(jìn)制計數(shù)器74160接成七進(jìn)制計數(shù)器接成七進(jìn)制計數(shù)器同步預(yù)置數(shù)（如實線箭頭所示），進(jìn)位輸出信號同步預(yù)置數(shù)（如實線箭頭所示），進(jìn)

11、位輸出信號C由由S9狀態(tài)譯出，所以反向后作為狀態(tài)譯出，所以反向后作為 所需的低電平。所需的低電平。DL 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 N M 的計數(shù)器然后再采用置零或置數(shù)的方法第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 例：用例：用74160接成二十九進(jìn)制接成二十九進(jìn)制ETEPDLRCLKD第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 例：用74160接成二十九進(jìn)制整體置零整體置零（異步）（異步）整體置數(shù)整體置數(shù)（同步）（

12、同步）第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 6.4 同步時序邏輯電路的設(shè)計方法同步時序邏輯電路的設(shè)計方法6.4.1 簡單同步時序邏輯電路的設(shè)計設(shè)計的一般步驟一、分析設(shè)計要求，找出電路應(yīng)有的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1. 確定輸入/輸出變量、電路狀態(tài)數(shù)。2. 定義輸入/輸出邏輯狀態(tài)以及每個電路狀態(tài)的含義，并將電路狀態(tài)順序進(jìn)行編號。3. 按設(shè)計要求實現(xiàn)的邏輯功能畫出電路的狀態(tài)轉(zhuǎn)換圖或列出狀態(tài)轉(zhuǎn)換表。二、狀態(tài)化簡若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)向同一個次態(tài)，則稱為等價狀態(tài)；等價狀態(tài)可以合并。第第6章章 常用時序邏輯電路及常用時序邏

13、輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 4.用用MSI計數(shù)器模塊構(gòu)成任意進(jìn)制計數(shù)器計數(shù)器模塊構(gòu)成任意進(jìn)制計數(shù)器 利用MSI計數(shù)器模塊的清零端和置數(shù)端,結(jié)合MSI計數(shù)器模塊的串接,可以構(gòu)成任意進(jìn)制的計數(shù)器。假設(shè)已有N進(jìn)制的計數(shù)器模塊,要構(gòu)造M進(jìn)制的計數(shù)器,當(dāng)NM時,只用一個MSI計數(shù)器模塊即可;當(dāng)NM時,必須要用多個MSI計數(shù)器模塊進(jìn)行串接。下面分別來討論這兩種情況。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 1) 已有計數(shù)器的模N大于要構(gòu)造計數(shù)器的模M 當(dāng)已有計數(shù)器的模N大于要構(gòu)造計數(shù)器的模M時,要設(shè)法讓計數(shù)器繞過其中的N

14、-M 個狀態(tài),提前完成計數(shù)循環(huán),實現(xiàn)的方法有清零法和置數(shù)法。清零法是在計數(shù)器尚未完成計數(shù)循環(huán)之前,使其清零端有效,讓計數(shù)器提前回到全0狀態(tài)。 置數(shù)法是在計數(shù)器計數(shù)到某個狀態(tài)時,給它置入一個新的狀態(tài),從而繞過若干個狀態(tài)。 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 計數(shù)器模塊的清零和置數(shù)功能有同步和異步兩種不同的方式,相應(yīng)的轉(zhuǎn)換電路也有所不同。 要讓計數(shù)器繞過SM狀態(tài)而從SM-1 狀態(tài)轉(zhuǎn)到另一個狀態(tài)時,如果是同步清零或同步置數(shù)方式,就要在SM-1 狀態(tài)時使計數(shù)器的同步清零端或同步置數(shù)端有效,這樣，在下一個計數(shù)脈沖到來時,計數(shù)器轉(zhuǎn)為全0狀態(tài)或預(yù)

15、置的狀態(tài)而非SM狀態(tài)，如果是異步清零或異步置數(shù)方式,則要在SM狀態(tài)時才使計數(shù)器的異步清零端或異步置數(shù)端有效,此時，計數(shù)器立即被清零或置數(shù),SM狀態(tài)只會維持很短的時間,不是一個穩(wěn)定的計數(shù)狀態(tài)。 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 【例例5.1】 用74163構(gòu)造十五進(jìn)制加法計數(shù)器。 解解74163是具有同步清零和同步置數(shù)功能的四位二進(jìn)制加法計數(shù)器,它的計數(shù)循環(huán)中包含16個狀態(tài),因此又稱十六進(jìn)制計數(shù)器。用74163構(gòu)造十五進(jìn)制加法計數(shù)器就是要提前一個狀態(tài)結(jié)束計數(shù)循環(huán),使?fàn)顟B(tài)1110的下一個狀態(tài)改為0000而非原來的1111,如圖535

16、所示。 第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖535 十六進(jìn)制加法轉(zhuǎn)換為十五進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 由于74163同時具有清零和置數(shù)功能,因此既可以采用清零法也可以采用置數(shù)法。 如果采用清零法,當(dāng)狀態(tài)為1110時,要使74163的同步清零輸入端CLR變?yōu)榈碗娖?當(dāng)下一個脈沖到來時,計數(shù)器被清零,回到0000狀態(tài)。此時，清零輸入端CLR變回高電平,計數(shù)器又回到計數(shù)工作模式重新開始計數(shù)。用清零法將74163構(gòu)造成十五進(jìn)制加法計數(shù)器的電路連接

17、圖如圖536（a）所示。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 如果采用置數(shù)法,當(dāng)狀態(tài)為1110時,要使74163的同步置數(shù)輸入端LD變?yōu)榈碗娖?并行數(shù)據(jù)輸入端D0、D1、D2、D3都接0,當(dāng)下一個脈沖到來時,計數(shù)器被置為0000狀態(tài)。此時，置數(shù)輸入端LD變回高電平,計數(shù)器又回到計數(shù)工作模式重新開始計數(shù)。用置數(shù)法將74163構(gòu)造成十五進(jìn)制加法計數(shù)器的電路連接圖如圖536（b）所示。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖536 用74163構(gòu)造十五進(jìn)制加法計數(shù)器 （a）同步清零

18、法;(b)同步置數(shù)法第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 【例例5.2】 用74160構(gòu)造八進(jìn)制加法計數(shù)器。 解解:74160是具有異步清零和同步置數(shù)功能的十進(jìn)制加法計數(shù)器,它的計數(shù)循環(huán)中包含10個狀態(tài)。因此,用74160構(gòu)造八進(jìn)制加法計數(shù)器時,要使它提前兩個狀態(tài)結(jié)束計數(shù)循環(huán),使?fàn)顟B(tài)0111的下一個狀態(tài)改為0000而非原來的1000,如圖537所示。圖537 十進(jìn)制加法轉(zhuǎn)換為八進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 如果采用清零法,由于74160是異步清

19、零,即當(dāng)清零輸入端 變?yōu)榈碗娖綍r,計數(shù)器馬上被清零,回到0000狀態(tài),而無需等到下一個脈沖到來。因此,應(yīng)該在1000狀態(tài)而非0111狀態(tài)時使清零輸入端 為低電平。如果在0111狀態(tài)時清零輸入端 為低電平,則0111狀態(tài)只能維持很短的時間而不能作為一個穩(wěn)定的有效計數(shù)狀態(tài)。用清零法將74160構(gòu)造成八進(jìn)制加法計數(shù)器的電路連接圖如圖538（a）所示。 如果采用置數(shù)法,由于74160是同步置數(shù),當(dāng)狀態(tài)為0111時,就要使74160的置數(shù)輸入端 變?yōu)榈碗娖?。圖538（b）所示為用置數(shù)法將74160構(gòu)造成八進(jìn)制加法計數(shù)器的電路連接圖。CLRCLRCLRLD第第6章章 常用時序邏輯電路及常用時序邏輯電路及M

20、SIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖538 用74160構(gòu)造八進(jìn)制加法計數(shù)器 （a）異步清零法;(b)同步置數(shù)法第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 2) 已有計數(shù)器的模N小于要構(gòu)造計數(shù)器的模M 當(dāng)已有計數(shù)器的模N小于要構(gòu)造計數(shù)器的模M時,如果M可以表示為已有計數(shù)器的模的乘積,則只需將計數(shù)器串接起來即可,無需利用計數(shù)器的清零端和置數(shù)端;如果M不能表示為已有計數(shù)器的模的乘積,則不僅要將計數(shù)器串接起來,還要利用計數(shù)器的清零端和置數(shù)端,使計數(shù)器繞過多余的狀態(tài)。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路

21、模塊的應(yīng)用時序電路模塊的應(yīng)用 【例例5.3】 用74160和74163構(gòu)造一百六十進(jìn)制計數(shù)器。 解解:74160的模為10,74163的模是16,兩者的乘積正好為160,因此可以直接將一個74160和一個74163連接起來實現(xiàn)一百六十進(jìn)制計數(shù)器。連接方法有串行進(jìn)位和并行進(jìn)位兩種,分別如圖539和圖540所示。圖539 串行進(jìn)位連接方式第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖540 并行進(jìn)位連接方式第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 【例例5.4】 用74163構(gòu)造二百進(jìn)制計

22、數(shù)器。 解解:74163的模為16,將兩片74163連接起來可以構(gòu)成二百五十六進(jìn)制計數(shù)器。要構(gòu)造二百進(jìn)制計數(shù)器,必須讓計數(shù)器繞過56個多余的狀態(tài),使計數(shù)器從全0狀態(tài)開始計數(shù),即經(jīng)過輸入200個計數(shù)脈沖后,重新回到全0狀態(tài)?？梢圆捎谜w清零或整體置數(shù)方法。由于74163的清零和置數(shù)功能是同步方式的,因此要在計數(shù)199個脈沖后,使兩片計數(shù)器的清零輸入端或置數(shù)輸入端都有效。第第6章章 常用時序邏輯電路及常用時序邏輯電路及MSIMSI時序電路模塊的應(yīng)用時序電路模塊的應(yīng)用 圖541（a）、（b）分別是整體清零法和整體置數(shù)法的電路連接圖。由圖中可知,當(dāng)計數(shù)器計數(shù)到第199個脈沖時,狀態(tài)為11000111,此時與非門G的輸出變?yōu)榈碗娖?使清零輸入端或置數(shù)輸入端有效。這樣,當(dāng)下一個脈沖（第200個脈沖）到來時,計數(shù)器被清零或被置數(shù)而重新回到全0狀態(tài),實現(xiàn)二百進(jìn)制的計數(shù)功能。第第6章章 常用時序邏輯電路及常用時序邏輯