微機(jī)原理15_總線技術(shù)

1、第十五章第十五章 總線技術(shù)總線技術(shù) 15.1 總線的概念和分類總線的概念和分類 15.2 ISA總線總線 15.3 PCI總線總線 15.4 I2C總線總線 15.5 1-wire 單總線單總線 15.6 SPI總線總線 15.7 USB接口接口15.1 總線的概念和分類總線的概念和分類總線：一組傳送同類信號(hào)導(dǎo)線的集合?？偩€：一組傳送同類信號(hào)導(dǎo)線的集合。 系統(tǒng)與系統(tǒng)之間系統(tǒng)與系統(tǒng)之間或或系統(tǒng)內(nèi)部各部件系統(tǒng)內(nèi)部各部件之間之間進(jìn)行信息傳輸所必需的全部信號(hào)線進(jìn)行信息傳輸所必需的全部信號(hào)線的總和。的總和。例：內(nèi)部總線例：內(nèi)部總線8位隊(duì)位隊(duì)列總線列總線總總線線控控制制邏邏輯輯內(nèi)部總線內(nèi)部總線16位位地址

2、加法器地址加法器20位地位地址總線址總線16位位數(shù)數(shù)據(jù)據(jù)總總線線總總線線接接口口部部件件BIU1 2 3 4 5 6指令隊(duì)列指令隊(duì)列CSDSSSESEU控控制制器器ALU暫暫 存存 器器標(biāo)志寄存器標(biāo)志寄存器執(zhí)執(zhí)行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIIP暫存器暫存器例：系統(tǒng)總線例：系統(tǒng)總線MPURAMROMI/OI/O接口外設(shè)ABDBCB例：系統(tǒng)結(jié)構(gòu)中的總線例：系統(tǒng)結(jié)構(gòu)中的總線例：總線實(shí)體例：總線實(shí)體總線總線同步并行總線同步并行總線 高速、高效高速、高效 通信距離短通信距離短并行總線并行總線串行總線串行總線異步

3、并行總線異步并行總線半同步并行總線半同步并行總線同步串行總線同步串行總線異步串行總線異步串行總線 距離遠(yuǎn)、簡單距離遠(yuǎn)、簡單 速度慢速度慢15.1.2 總線的分類總線的分類按數(shù)據(jù)傳輸方式分類按數(shù)據(jù)傳輸方式分類 并行接口芯片并行接口芯片 將數(shù)據(jù)的各位將數(shù)據(jù)的各位同時(shí)在多根并行傳輸線同時(shí)在多根并行傳輸線上進(jìn)行傳輸，上進(jìn)行傳輸，適于適于短距離、高速短距離、高速通信。通信。 D0D1D2D3D4D5D6D7目目的的D0D1D2D3D4D5D6D7源源01010110 將數(shù)據(jù)的各位將數(shù)據(jù)的各位按時(shí)間順序依次在一根傳輸線按時(shí)間順序依次在一根傳輸線上傳輸，上傳輸，適于適于長距離、中低速長距離、中低速通信。通信

4、。RD目目的的TD源源0 1 1 0 1 0 1 0CPUCPU數(shù)據(jù)總線數(shù)據(jù)總線地址地址譯碼譯碼讀出信號(hào)讀出信號(hào)寫入信號(hào)寫入信號(hào)復(fù)位復(fù)位準(zhǔn)備好準(zhǔn)備好中斷請(qǐng)求中斷請(qǐng)求地址地址輸輸入入設(shè)設(shè)備備輸輸出出設(shè)設(shè)備備控制寄存器控制寄存器輸入緩沖寄存器輸入緩沖寄存器輸出緩沖寄存器輸出緩沖寄存器狀態(tài)寄存器狀態(tài)寄存器片選片選A A0 0A A1 1數(shù)據(jù)輸入準(zhǔn)備好數(shù)據(jù)輸入準(zhǔn)備好數(shù)據(jù)輸入數(shù)據(jù)輸入數(shù)據(jù)輸入回答數(shù)據(jù)輸入回答數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)輸出準(zhǔn)備好數(shù)據(jù)輸出準(zhǔn)備好數(shù)據(jù)輸出回答數(shù)據(jù)輸出回答并行接口連接外設(shè)示意圖并行接口連接外設(shè)示意圖總線總線片內(nèi)總線（片內(nèi)總線（In Chip BusIn Chip Bus）芯片總線（芯片

5、總線（Component-Level BusComponent-Level Bus）內(nèi)總線（內(nèi)總線（Board-Level BusBoard-Level Bus）外總線（外總線（Communication BusCommunication Bus）按所處位置分類按所處位置分類總線總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)總線非標(biāo)準(zhǔn)總線非標(biāo)準(zhǔn)總線( (系統(tǒng)系統(tǒng)) )外總線外總線如并口、串口如并口、串口( (系統(tǒng)系統(tǒng)) )內(nèi)總線內(nèi)總線如如ISAISA、PCIPCI片片( (間間) )總線總線 三總線形式三總線形式片內(nèi)總線片內(nèi)總線 單總線形式單總線形式微微 機(jī)機(jī) 總總 線線 結(jié)結(jié) 構(gòu)構(gòu)運(yùn)算器運(yùn)算器寄存器寄存器控控制制器器CP

6、U存儲(chǔ)存儲(chǔ)芯片芯片I/O芯片芯片主板擴(kuò)展擴(kuò)展接口板接口板擴(kuò)展擴(kuò)展接口板接口板微機(jī)系統(tǒng)微機(jī)系統(tǒng)其其 他他 微微 機(jī)機(jī)系系 統(tǒng)統(tǒng)其其 他他 儀儀 器器系系 統(tǒng)統(tǒng)微機(jī)系統(tǒng)的四級(jí)總線示意圖微機(jī)系統(tǒng)的四級(jí)總線示意圖MPURAMROMI/OI/O接口接口外設(shè)外設(shè)ABDBCB一、并行總線的構(gòu)成典型的三總線結(jié)構(gòu)典型的三總線結(jié)構(gòu)地址總線地址總線ABAB、數(shù)據(jù)總線、數(shù)據(jù)總線DBDB、控制總線、控制總線CBCB15.1.3 并行總線并行總線1 1、同步并行總線時(shí)序、同步并行總線時(shí)序 T 寫 讀 其他控制線 DB AB 同步時(shí)鐘 RD/WR 同步時(shí)鐘頻率同步時(shí)鐘頻率和和數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度確定了數(shù)據(jù)傳輸速度。確定

7、了數(shù)據(jù)傳輸速度。數(shù)據(jù)傳輸與時(shí)鐘同步。數(shù)據(jù)傳輸與時(shí)鐘同步。要求各個(gè)設(shè)備的速度相當(dāng)。要求各個(gè)設(shè)備的速度相當(dāng)。二、并行總線的時(shí)序二、并行總線的時(shí)序 AB 寫 讀 Master Slave RD/WR DB 通過聯(lián)絡(luò)應(yīng)答信號(hào)實(shí)現(xiàn)握手。通過聯(lián)絡(luò)應(yīng)答信號(hào)實(shí)現(xiàn)握手。握手信號(hào)握手信號(hào)2、異步并行總線時(shí)序、異步并行總線時(shí)序讀數(shù)據(jù)讀數(shù)據(jù)握手信號(hào)握手信號(hào)寫數(shù)據(jù)寫數(shù)據(jù)適應(yīng)能力強(qiáng)，速度取決于較慢的設(shè)備。適應(yīng)能力強(qiáng)，速度取決于較慢的設(shè)備。三、并行總線標(biāo)準(zhǔn)三、并行總線標(biāo)準(zhǔn)名名 稱稱PC-XTPC-XTISAISA(PC-AT)(PC-AT)EISAEISASTDSTDVESA(VL)VESA(VL)MCAMCAPCIPCI

8、適應(yīng)機(jī)型適應(yīng)機(jī)型8086 PC8086 PC286286、386386、486 PC486 PC386386、486486、586 PC586 PC工控機(jī)工控機(jī)486486、586586系列系列PCPCIBM PS/2IBM PS/2與工作站與工作站奔騰系列奔騰系列PCPC、工作站工作站最大傳輸最大傳輸率率4MB/s4MB/s16MB/s16MB/s33MB/s33MB/s2MB/s2MB/s266MB/s266MB/s40MB/s40MB/s133MB/s133MB/s總線寬度總線寬度8 8位位1616位位3232位位8 8位位3232位位3232位位3232位位總線時(shí)鐘總線時(shí)鐘4MHz4M

9、Hz8MHz8MHz8.33MHz8.33MHz2MHz2MHz66MHz66MHz10MHz10MHz33MHz33MHz名名 稱稱PC-XTPC-XTISAISA(PC-AT)(PC-AT)EISAEISASTDSTDVESA(VL)VESA(VL)MCAMCAPCIPCI同步方式同步方式同步同步異步異步同步同步仲裁方式仲裁方式集中集中集中集中集中集中集中集中集中集中邏輯時(shí)序邏輯時(shí)序邊緣敏感邊緣敏感邊緣敏感邊緣敏感邊緣敏感邊緣敏感電平敏感電平敏感邊緣敏感邊緣敏感地址寬度地址寬度202024243232202032/6432/64負(fù)載能力負(fù)載能力8 88 86 6無限制無限制6 6無限制無限

10、制3 3信號(hào)線數(shù)信號(hào)線數(shù)143143909010910949496464位擴(kuò)展位擴(kuò)展不可不可不可不可無規(guī)定無規(guī)定不可不可可可可可可可自動(dòng)配置自動(dòng)配置無無無無無無可可可可并發(fā)工作并發(fā)工作可可可可發(fā)方式發(fā)方式可可引腳復(fù)用引腳復(fù)用非非非非非非非非非非是是15.1.4 串行總線串行總線一、串行總線的構(gòu)成只有數(shù)據(jù)總線，沒有地址總線和控制總線只有數(shù)據(jù)總線，沒有地址總線和控制總線總線上信息（數(shù)據(jù)、地址總線上信息（數(shù)據(jù)、地址）按位傳輸）按位傳輸總線規(guī)模小，特別適用于遠(yuǎn)距離通信?？偩€規(guī)模小，特別適用于遠(yuǎn)距離通信。也可作為系統(tǒng)內(nèi)部通信和近距離通信。也可作為系統(tǒng)內(nèi)部通信和近距離通信。COMCOM口口 RS-232R

11、S-232、RS-485RS-485串行通信接口串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI常用串行擴(kuò)展接口常用串行擴(kuò)展接口I I2 2C C1-wire 1-wire 單總線單總線 采用了平衡差分傳輸技術(shù)，提高了共模抑采用了平衡差分傳輸技術(shù)，提高了共模抑制能力，大大減小了地線電位差引起的麻煩。制能力，大大減小了地線電位差引起的麻煩。2、RS-422/423標(biāo)準(zhǔn) 為為RS-422RS-422標(biāo)準(zhǔn)的改進(jìn)增強(qiáng)版本，并兼容標(biāo)準(zhǔn)的改進(jìn)增強(qiáng)版本，并兼容RS-RS-422422標(biāo)準(zhǔn)。標(biāo)準(zhǔn)。 邏輯電平與傳統(tǒng)數(shù)字邏輯邏輯電平與傳統(tǒng)數(shù)字邏輯TTLTTL兼容，且對(duì)兼容，且對(duì)物理層沒有任何嚴(yán)格要

12、求。物理層沒有任何嚴(yán)格要求。3、RS-485標(biāo)準(zhǔn)：二、串行總線標(biāo)準(zhǔn)二、串行總線標(biāo)準(zhǔn)1、RS-232標(biāo)準(zhǔn)（已講過） 由由PhilipsPhilips公司推出的用于公司推出的用于ICIC之間的一種之間的一種二線制全雙向同步串行擴(kuò)展總線。二線制全雙向同步串行擴(kuò)展總線。串行數(shù)據(jù)線串行數(shù)據(jù)線SDASDA、串行時(shí)鐘線、串行時(shí)鐘線SCLSCL。4、I2C總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn) SDA SCL 微控制器 A LCD 驅(qū)動(dòng) 靜態(tài) RAM 或EEPROM 微控制器 B ADC 矩陣開關(guān) USB USB（Universal Serial BusUniversal Serial Bus）是外設(shè)與計(jì)）是外設(shè)與計(jì)算機(jī)連接的接口

13、總線。算機(jī)連接的接口總線。 簡化外設(shè)的連接過程，具備即插即用、熱簡化外設(shè)的連接過程，具備即插即用、熱插拔、接口體積小、節(jié)省系統(tǒng)資源、傳輸可靠、插拔、接口體積小、節(jié)省系統(tǒng)資源、傳輸可靠、良好的兼容性、共享式通信、低成本。良好的兼容性、共享式通信、低成本。5、USB標(biāo)準(zhǔn)標(biāo)準(zhǔn)鼠標(biāo)鼠標(biāo)U U盤盤打印機(jī)打印機(jī)攝像頭攝像頭 其前身是其前身是19961996年由蘋果公司起草的，稱之年由蘋果公司起草的，稱之為火線（為火線（Fire WireFire Wire）并注冊(cè)為其商標(biāo)。）并注冊(cè)為其商標(biāo)。6、1394標(biāo)準(zhǔn)標(biāo)準(zhǔn)速度高速度高400Mbps 800Mbps 1.6Gbps400Mbps 800Mbps 1.6G

14、bpsIEEE 1394IEEE 1394接口有接口有6 6針和針和4 4針兩種類型。針兩種類型?？商峁┛商峁? 840V40V最大最大1.5A1.5A電流供物理層使用。電流供物理層使用。 作為一個(gè)工業(yè)標(biāo)準(zhǔn)的高速串行總線，已廣泛作為一個(gè)工業(yè)標(biāo)準(zhǔn)的高速串行總線，已廣泛用于數(shù)字?jǐn)z像機(jī)、機(jī)頂盒、計(jì)算機(jī)及其外設(shè)等。用于數(shù)字?jǐn)z像機(jī)、機(jī)頂盒、計(jì)算機(jī)及其外設(shè)等。PCPC總線或總線或XTXT總線總線 15.2 ISA總線總線 數(shù)據(jù)寬度為數(shù)據(jù)寬度為8 8位的位的ISAISA總線由總線由6262根信號(hào)根信號(hào)線組成，分線組成，分A,BA,B面。面。 ATAT總線總線 PCPC總線的基礎(chǔ)上增總線的基礎(chǔ)上增加了加了36

15、36根信號(hào)線根信號(hào)線 ，增加了增加了C C，D D面。面。15.2.1 ISA總線的特點(diǎn)總線的特點(diǎn)特點(diǎn)一：特點(diǎn)一： 1K1K字節(jié)的字節(jié)的I/OI/O地址空間（地址空間（0000H0000H03FFH03FFH） 2424位存儲(chǔ)器地址位存儲(chǔ)器地址 8 8位或位或1616位數(shù)據(jù)存取位數(shù)據(jù)存取 1515級(jí)硬件中斷級(jí)硬件中斷 7 7級(jí)級(jí)DMADMA通道通道 產(chǎn)生產(chǎn)生I/OI/O等待狀態(tài)等待狀態(tài) 特點(diǎn)二：特點(diǎn)二： 它是一種多主控（它是一種多主控（MultiMasterMultiMaster）總線，除主）總線，除主CPUCPU 外，外，DMADMA控制器、控制器、DRAMDRAM刷新控制器和帶處理器的智刷

16、新控制器和帶處理器的智 能接口控制卡都可以成為能接口控制卡都可以成為ISAISA總線的主控設(shè)備。總線的主控設(shè)備。 15.2.1 ISA總線的特點(diǎn)總線的特點(diǎn)特點(diǎn)三：可支持特點(diǎn)三：可支持8 8種類型的總線周期種類型的總線周期 8 8位或位或1616位的存儲(chǔ)器讀周期位的存儲(chǔ)器讀周期 8 8位或位或1616位的存儲(chǔ)器寫周期位的存儲(chǔ)器寫周期 8 8位或位或1616位的位的I/OI/O讀周期讀周期 8 8位或位或1616位的位的I/OI/O寫周期寫周期 中斷請(qǐng)求和中斷響應(yīng)周期中斷請(qǐng)求和中斷響應(yīng)周期 DMA DMA 周期周期 存儲(chǔ)器刷新周期存儲(chǔ)器刷新周期 總線仲裁周期總線仲裁周期ISA總線信號(hào)總線信號(hào)元元

17、件件 面面焊焊 接接 面面管腳號(hào)管腳號(hào)信號(hào)名稱信號(hào)名稱管腳號(hào)管腳號(hào)信號(hào)名稱信號(hào)名稱A1B1GNDA2D7B2RESET DRVA3D6B3+5VA4D5B4IRQ2A5D4B55VA6D3B6DRQ2A7D2B712VA8D1B8A9D0B9+12VA10I/O CHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16DRQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B2

18、5IRQ3A26A5B26CHCK IODACK3IORIOWMEMRMEMWOWSDACK2REFRESHDACK1CHCK IODACK3IORIOWMEMRMEMWOWSDACK2REFRESHDACK1ISA總線信號(hào)總線信號(hào)元元 件件 面面焊焊 接接 面面管腳號(hào)管腳號(hào)信號(hào)名稱信號(hào)名稱管腳號(hào)管腳號(hào)信號(hào)名稱信號(hào)名稱A27A4B27T/CA28A3B28ALEA29A2B29+5VA30A1B30OSCA31A0B31GNDC1D1C2LA23D2C3LA22D3IRQ10C4LA21D4IRQ11C5LA20D5IRQ12C6LA19D6IRQ13C7LA18D7IRQ14C8LA17D8

19、C9D9DRQ0C10D10C11D8D11DRQ5C12D9D12C13D10D13DRQ6C14D11D14C15D12D15DRQ7C16D13D16+5VC17D14D17C18D15D18GNDDACK5DACK0DACK6DACK7MASTER16SMEMRSMEMWIOCS16MEMCS16SBHE15.2.2 ISA信號(hào)說明信號(hào)說明1 1）數(shù)據(jù)線）數(shù)據(jù)線D D0 0-D-D1515：雙向三態(tài)：雙向三態(tài)2 2）低位地址線）低位地址線A A0 0-A-A1919：輸出，可尋址：輸出，可尋址1MB1MB3 3）高位低線）高位低線LALA1717-LA-LA2323：輸出，尋址范圍：輸

20、出，尋址范圍16MB16MB，A19A19A17A17不復(fù)用，提高數(shù)據(jù)傳輸率不復(fù)用，提高數(shù)據(jù)傳輸率4 4）地址鎖存允許信號(hào)）地址鎖存允許信號(hào)ALEALE：輸出，高電平有效：輸出，高電平有效5 5）中斷請(qǐng)求信號(hào)）中斷請(qǐng)求信號(hào)IRQ2-IRQ7IRQ2-IRQ7、IRQ10-IRQ14IRQ10-IRQ14：輸入，上升：輸入，上升沿有效沿有效IOWIORISA信號(hào)說明信號(hào)說明MEMRMEMWIOCS16MEMCS16SBHE15.2.3 ISA總線的電源規(guī)格總線的電源規(guī)格總線電總線電源源電壓電壓(V)(V)電流最大值電流最大值(A)(A)最小測(cè)最小測(cè)量量電壓電壓(V)(V)峰峰/ /峰噪峰噪聲聲最

21、大值最大值保護(hù)槽保護(hù)槽電流電流(A)(A)最小最小值值最大最大值值8 8位最大位最大值值1616位最位最小值小值+12V +12V 5%5%11.411.412.612.61.51.51.51.510.810.8120mV120mV2.02.0 2V 2V 10%10% 10.810.8 13.213.20.30.30.30.3 10.210.2120mV120mV2.02.0+5V +5V 5%5%4.54.55.255.253.03.04.54.54.54.550mV50mV2.02.0 5V 5V 10%10% 4.54.5 5.55.50.20.20.20.2 4.34.350mV50

22、mV2.02.0ISA總線機(jī)械尺寸總線機(jī)械尺寸 無元件區(qū) 18 個(gè)鍍金片 0.76cm 高 31 個(gè)鍍金片 0.76cm 高 連接區(qū) 0.5cm 33.5cm 17.0cm 11.2cm 10.9cm 7.9cm 2.3cm 2.5cm 8.9cm 12.2cm 0.76cm 15.2.4 ISA總線的典型操作時(shí)序總線的典型操作時(shí)序 8 8位存儲(chǔ)器讀位存儲(chǔ)器讀/ /寫時(shí)序?qū)憰r(shí)序 8位位IO讀讀/寫周期時(shí)序?qū)懼芷跁r(shí)序16位存儲(chǔ)器讀位存儲(chǔ)器讀/寫周期時(shí)序?qū)懼芷跁r(shí)序16位位IO讀讀/寫周期時(shí)序?qū)懼芷跁r(shí)序DMA啟動(dòng)存儲(chǔ)器讀啟動(dòng)存儲(chǔ)器讀I/O寫周期時(shí)序?qū)懼芷跁r(shí)序DMA啟動(dòng)啟動(dòng)I/O讀存儲(chǔ)器寫周期時(shí)序讀存

23、儲(chǔ)器寫周期時(shí)序中斷響應(yīng)周期時(shí)序中斷響應(yīng)周期時(shí)序15.3 PCI總線總線 PCIPCI總線（總線（Peripheral Component Interconnect Peripheral Component Interconnect Special Interest GroupSpecial Interest Group），縮略語為），縮略語為PCISIGPCISIG。即外。即外圍部件互連總線圍部件互連總線, ,是一種先進(jìn)的高性能是一種先進(jìn)的高性能32/6432/64位地址數(shù)位地址數(shù)據(jù)復(fù)用局部總線據(jù)復(fù)用局部總線 。 支持支持33MHz33MHz和和66MHz66MHz時(shí)鐘頻率的同步總線操作，傳輸

24、速時(shí)鐘頻率的同步總線操作，傳輸速率：率： 132MB/S132MB/S（數(shù)據(jù)寬度（數(shù)據(jù)寬度3232位，位， 33MHz33MHz時(shí)鐘）時(shí)鐘） 528MB/S528MB/S（數(shù)據(jù)寬度（數(shù)據(jù)寬度6464位，位， 66MHz66MHz時(shí)鐘）時(shí)鐘） 數(shù)據(jù)總線數(shù)據(jù)總線3232位，可擴(kuò)充到位，可擴(kuò)充到6464位。位。15.3.1 PCI總線的特點(diǎn)總線的特點(diǎn) 預(yù)留擴(kuò)展空間，具有自動(dòng)配置功能預(yù)留擴(kuò)展空間，具有自動(dòng)配置功能： PCIPCI卡內(nèi)有設(shè)備卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，從而可以動(dòng)態(tài)、信息寄存器組為系統(tǒng)提供卡的信息，從而可以動(dòng)態(tài)、智能化的全自動(dòng)配置、分配資源，實(shí)現(xiàn)即插即用（智能化的全自動(dòng)配置、

25、分配資源，實(shí)現(xiàn)即插即用（PNPPNP）功能。功能。 線性突發(fā)（線性突發(fā)（burst)burst)傳輸傳輸：支持突發(fā)數(shù)據(jù)傳輸周期，確支持突發(fā)數(shù)據(jù)傳輸周期，確保總線滿載數(shù)據(jù)。?？偩€滿載數(shù)據(jù)。成組連續(xù)數(shù)據(jù)傳輸時(shí)，第一個(gè)數(shù)據(jù)成組連續(xù)數(shù)據(jù)傳輸時(shí)，第一個(gè)數(shù)據(jù)用用2 2個(gè)時(shí)鐘周期，第一時(shí)鐘給出地址，第二時(shí)鐘傳送數(shù)個(gè)時(shí)鐘周期，第一時(shí)鐘給出地址，第二時(shí)鐘傳送數(shù)據(jù)，以后一個(gè)時(shí)鐘傳送一個(gè)數(shù)據(jù)，不必每次都給出地?fù)?jù)，以后一個(gè)時(shí)鐘傳送一個(gè)數(shù)據(jù)，不必每次都給出地址。址。 中央集中式總線仲裁中央集中式總線仲裁 不受制于處理器：不受制于處理器：可同時(shí)支持多組外圍設(shè)備可同時(shí)支持多組外圍設(shè)備 。 PCIPCI設(shè)設(shè)備可以完全作為主控

26、設(shè)備控制總線，允許任何備可以完全作為主控設(shè)備控制總線，允許任何PCIPCI主設(shè)主設(shè)備和從設(shè)備之間實(shí)現(xiàn)點(diǎn)到點(diǎn)的對(duì)等存取。備和從設(shè)備之間實(shí)現(xiàn)點(diǎn)到點(diǎn)的對(duì)等存取。 采用總線主控和同步操作：采用總線主控和同步操作：總線操作與處理器總線操作與處理器- -存儲(chǔ)器存儲(chǔ)器子系統(tǒng)操作并行。子系統(tǒng)操作并行。 PCIPCI總線規(guī)范獨(dú)立于微處理器，通用性好，具有廣泛兼總線規(guī)范獨(dú)立于微處理器，通用性好，具有廣泛兼容性：容性： 與與ISAISA、EISAEISA及及MCAMCA總線完全兼容，適用于便攜總線完全兼容，適用于便攜式計(jì)算機(jī)、服務(wù)器等各種機(jī)型。式計(jì)算機(jī)、服務(wù)器等各種機(jī)型。基于基于PCI總線的微機(jī)系統(tǒng)典型結(jié)構(gòu)總線的微

27、機(jī)系統(tǒng)典型結(jié)構(gòu)PCI總線引線示意圖總線引線示意圖地址和地址和 數(shù)據(jù)數(shù)據(jù) AD31AD0C/BE#3BE#0 接口控制接口控制 FRAME# TRDY# IRTY# STOP# DEVSEL# IDSEL REQ# GNT# PERR# SERR# CLK RST#64位擴(kuò)充位擴(kuò)充PAR64REQ64#ACK64#INTA#INTB#INTC#INTD#TD1TD0TCKTMSTRST#出錯(cuò)出錯(cuò)總線仲總線仲裁裁系統(tǒng)系統(tǒng)AD63AD32C/BE#7BE#4LOCK#接口控制接口控制中斷中斷JTAG PARPCI卡卡PCI總線信號(hào) （詳見P387-391）PCI總線連接器總線連接器 PCIPCI總線

28、規(guī)范定義了總線規(guī)范定義了5V5V和和3.3V3.3V兩種工作電源電壓。兩種工作電源電壓。 高密度接插件，分基本插座（高密度接插件，分基本插座（3232位）及擴(kuò)充插座（位）及擴(kuò)充插座（6464位），連接器有位），連接器有3232位和位和6464位兩種。位兩種。 5V5V的連接器用于的連接器用于3.3V3.3V時(shí)，需要旋轉(zhuǎn)時(shí)，需要旋轉(zhuǎn)180180度。度。 PCIPCI接口卡的金手指根據(jù)需要可設(shè)計(jì)成接口卡的金手指根據(jù)需要可設(shè)計(jì)成5V5V通用、通用、5V/325V/32位、位、5V/645V/64位以及位以及3.3V3.3V通用、通用、3.3V/323.3V/32位、位、3.3V/643.3V/64位

29、等位等多種形式。多種形式。32位位PCI總線連接器總線連接器32位位PCI總線連接器引腳序號(hào)總線連接器引腳序號(hào)5V/32位連接器引腳排列位連接器引腳排列3.3V/32位連接器引腳排列位連接器引腳排列15.3.2 PCI總線引腳信號(hào)總線引腳信號(hào) 系統(tǒng)引腳系統(tǒng)引腳 ： CLK：輸入，系統(tǒng)時(shí)鐘。：輸入，系統(tǒng)時(shí)鐘。 RST#：輸入，異步復(fù)位信號(hào)。：輸入，異步復(fù)位信號(hào)。（ #表示低有效）表示低有效） 地址及數(shù)據(jù)引腳地址及數(shù)據(jù)引腳 ： AD31:0：雙向三態(tài)，地址數(shù)據(jù)復(fù)用引腳。：雙向三態(tài)，地址數(shù)據(jù)復(fù)用引腳。FRAME#開始變?yōu)橛行У哪莻€(gè)時(shí)鐘周期內(nèi)開始變?yōu)橛行У哪莻€(gè)時(shí)鐘周期內(nèi)AD31:0上傳輸?shù)氖巧蟼鬏數(shù)氖?/p>

30、地址。對(duì)于配置空間和存儲(chǔ)空間，這是一個(gè)雙字節(jié)地地址。對(duì)于配置空間和存儲(chǔ)空間，這是一個(gè)雙字節(jié)地址，對(duì)于址，對(duì)于I/O空間，這個(gè)一個(gè)單字節(jié)地址。傳輸數(shù)據(jù)時(shí)，空間，這個(gè)一個(gè)單字節(jié)地址。傳輸數(shù)據(jù)時(shí)，AD7:0為最低字節(jié)數(shù)據(jù)。為最低字節(jié)數(shù)據(jù)。 C/BE3:0#：雙向三態(tài)，總線命令和字節(jié)允許復(fù)用引：雙向三態(tài)，總線命令和字節(jié)允許復(fù)用引腳。在腳。在AD31:0上傳輸?shù)刂返臅r(shí)候，上傳輸?shù)刂返臅r(shí)候，C3:0上傳輸?shù)氖巧蟼鬏數(shù)氖强偩€命令，總線命令，AD31:0上傳輸數(shù)據(jù)的時(shí)候，上傳輸數(shù)據(jù)的時(shí)候，BE3:0#用用作字節(jié)允許，表示哪些通道上的數(shù)據(jù)是有效的。作字節(jié)允許，表示哪些通道上的數(shù)據(jù)是有效的。BE0#對(duì)應(yīng)最低字節(jié)。

31、對(duì)應(yīng)最低字節(jié)。 PAR：雙向三態(tài)，：雙向三態(tài)，AD31:0和和C/BE3:0#上的數(shù)據(jù)偶上的數(shù)據(jù)偶效驗(yàn)。效驗(yàn)。PAR與與AD31:0有相同的時(shí)序，但延遲一個(gè)時(shí)有相同的時(shí)序，但延遲一個(gè)時(shí)鐘，在地址段后一個(gè)時(shí)鐘，鐘，在地址段后一個(gè)時(shí)鐘，PAR穩(wěn)定并有效；對(duì)于數(shù)穩(wěn)定并有效；對(duì)于數(shù)據(jù)段，在寫傳輸中，據(jù)段，在寫傳輸中，PAR在在IRDT#有效一個(gè)時(shí)鐘穩(wěn)定有效一個(gè)時(shí)鐘穩(wěn)定并有效，而在讀傳輸中，并有效，而在讀傳輸中，PAR在在TRDY#有效后一個(gè)時(shí)有效后一個(gè)時(shí)鐘周期穩(wěn)定并有效。一旦鐘周期穩(wěn)定并有效。一旦PAR有效，它必須保持有效有效，它必須保持有效直到當(dāng)前數(shù)據(jù)段完成后一個(gè)時(shí)鐘。在地址段和寫數(shù)據(jù)直到當(dāng)前數(shù)據(jù)段

32、完成后一個(gè)時(shí)鐘。在地址段和寫數(shù)據(jù)段，主段，主PCI設(shè)備驅(qū)動(dòng)設(shè)備驅(qū)動(dòng)PAR，在讀數(shù)據(jù)段，目標(biāo)從，在讀數(shù)據(jù)段，目標(biāo)從PCI設(shè)設(shè)備驅(qū)動(dòng)備驅(qū)動(dòng)PAR。 接口控制引腳接口控制引腳 ： FRAME#：持續(xù)：持續(xù)三態(tài)三態(tài)，幀開始信號(hào)。由當(dāng)前總線主設(shè)，幀開始信號(hào)。由當(dāng)前總線主設(shè)備驅(qū)動(dòng)，以說明一個(gè)操作的開始和延續(xù)。備驅(qū)動(dòng)，以說明一個(gè)操作的開始和延續(xù)。FRAME#有有效，說明總線開始傳輸，當(dāng)效，說明總線開始傳輸，當(dāng)FRAME#維持有效時(shí)，說維持有效時(shí)，說明總線傳輸繼續(xù)進(jìn)行，當(dāng)明總線傳輸繼續(xù)進(jìn)行，當(dāng)FRAME#無效時(shí)，說明傳送無效時(shí)，說明傳送的最后一個(gè)字節(jié)正在進(jìn)行。的最后一個(gè)字節(jié)正在進(jìn)行。 IRDY#：持續(xù)：持續(xù)三

33、態(tài)三態(tài)，啟動(dòng)者準(zhǔn)備好信號(hào)，啟動(dòng)者準(zhǔn)備好信號(hào)(Initiator Ready)。說明傳輸?shù)膯?dòng)者完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備。說明傳輸?shù)膯?dòng)者完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備。在讀操作中，在讀操作中，IRDY#有效說明總線主設(shè)備已準(zhǔn)備好接有效說明總線主設(shè)備已準(zhǔn)備好接收收據(jù)。在寫操作中，它說明收收據(jù)。在寫操作中，它說明AD3:0上已有有效數(shù)上已有有效數(shù)據(jù)。據(jù)。 TRDY#：持續(xù)：持續(xù)三態(tài)三態(tài)，目標(biāo)設(shè)備準(zhǔn)備就緒，目標(biāo)設(shè)備準(zhǔn)備就緒(Target Ready)。說明傳輸?shù)哪繕?biāo)設(shè)備完成當(dāng)前的數(shù)據(jù)傳輸準(zhǔn)備。在寫說明傳輸?shù)哪繕?biāo)設(shè)備完成當(dāng)前的數(shù)據(jù)傳輸準(zhǔn)備。在寫操作中，操作中，TRDY#有效說明目標(biāo)設(shè)備已經(jīng)準(zhǔn)備好接收數(shù)有效說明目

34、標(biāo)設(shè)備已經(jīng)準(zhǔn)備好接收數(shù)據(jù)。在讀操作中，它說明據(jù)。在讀操作中，它說明AD31:0上已有有效數(shù)據(jù)。上已有有效數(shù)據(jù)。 在在IRDY#和和TRDY#都有效的時(shí)鐘周期完成數(shù)據(jù)傳輸。都有效的時(shí)鐘周期完成數(shù)據(jù)傳輸。在在IRDY#和和TRDY#都有效之前，需要插入等待狀態(tài)。都有效之前，需要插入等待狀態(tài)。 STOP#：持續(xù)：持續(xù)三態(tài)三態(tài)，停止信號(hào)。說明當(dāng)前的目標(biāo)設(shè)備，停止信號(hào)。說明當(dāng)前的目標(biāo)設(shè)備要求總線主設(shè)備停止當(dāng)前傳輸。要求總線主設(shè)備停止當(dāng)前傳輸。 IDSEL：輸入，初始化設(shè)備選擇：輸入，初始化設(shè)備選擇(Initialization Device Select)。在配置空間讀寫操作中，用作片選。在配置空間讀寫

35、操作中，用作片選。 DEVSEL#：持續(xù)：持續(xù)三態(tài)三態(tài)，設(shè)備選擇。當(dāng)驅(qū)動(dòng)有效時(shí)，說，設(shè)備選擇。當(dāng)驅(qū)動(dòng)有效時(shí)，說明驅(qū)動(dòng)它的設(shè)備已將其地址解碼為當(dāng)前操作的目標(biāo)設(shè)明驅(qū)動(dòng)它的設(shè)備已將其地址解碼為當(dāng)前操作的目標(biāo)設(shè)備。備。 仲裁引腳：仲裁引腳： REQ#：雙向：雙向三態(tài)三態(tài)，總線申請(qǐng)。向仲裁器說明該單元想，總線申請(qǐng)。向仲裁器說明該單元想使用總線。這是一個(gè)點(diǎn)對(duì)點(diǎn)的信號(hào)，每個(gè)總線主設(shè)備使用總線。這是一個(gè)點(diǎn)對(duì)點(diǎn)的信號(hào)，每個(gè)總線主設(shè)備都有自己的都有自己的REQ#。 GNT#：雙向：雙向三態(tài)三態(tài)，允許。仲裁器向申請(qǐng)單元說明其對(duì)，允許。仲裁器向申請(qǐng)單元說明其對(duì)總線的操作已被允許。這是一個(gè)點(diǎn)對(duì)點(diǎn)信號(hào)，每個(gè)總總線的操作已

36、被允許。這是一個(gè)點(diǎn)對(duì)點(diǎn)信號(hào)，每個(gè)總線主設(shè)備都有自己的線主設(shè)備都有自己的GNT#。 錯(cuò)誤反饋引腳：錯(cuò)誤反饋引腳： PERR#：持續(xù)：持續(xù)三態(tài)三態(tài)，奇偶校驗(yàn)錯(cuò)誤，奇偶校驗(yàn)錯(cuò)誤(Parity Error)。該。該引腳用于反饋在除特殊周期外的其他傳送過程中的數(shù)引腳用于反饋在除特殊周期外的其他傳送過程中的數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤。據(jù)奇偶校驗(yàn)錯(cuò)誤。PERR#維持三態(tài)，在檢測(cè)到奇偶校維持三態(tài)，在檢測(cè)到奇偶校驗(yàn)錯(cuò)誤后，在數(shù)據(jù)結(jié)束后兩個(gè)時(shí)鐘周期，由接收數(shù)據(jù)驗(yàn)錯(cuò)誤后，在數(shù)據(jù)結(jié)束后兩個(gè)時(shí)鐘周期，由接收數(shù)據(jù)的單元驅(qū)動(dòng)的單元驅(qū)動(dòng)PERR#有效。并至少持續(xù)一個(gè)時(shí)鐘周期。有效。并至少持續(xù)一個(gè)時(shí)鐘周期。只有發(fā)出只有發(fā)出DEVSEL#

37、的單元才能發(fā)出的單元才能發(fā)出PERR#。 SERR#：漏極開路輸出，系統(tǒng)錯(cuò)誤：漏極開路輸出，系統(tǒng)錯(cuò)誤(System Error)。用。用于反饋地址奇偶校驗(yàn)錯(cuò)誤、特殊周期命令中的數(shù)據(jù)奇于反饋地址奇偶校驗(yàn)錯(cuò)誤、特殊周期命令中的數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤和將引起重大事故的其他災(zāi)難性系統(tǒng)錯(cuò)誤。偶校驗(yàn)錯(cuò)誤和將引起重大事故的其他災(zāi)難性系統(tǒng)錯(cuò)誤。 中斷引腳：中斷引腳： INTA#, INTB#, INTC#, INTD#：漏極開路輸出：漏極開路輸出(Open Drain) ，中斷輸出。，中斷輸出。 高速緩存支持引腳：高速緩存支持引腳： 一個(gè)能高速緩存的一個(gè)能高速緩存的PCI存儲(chǔ)器必須利用這兩條高速緩存存儲(chǔ)器必須利用這

38、兩條高速緩存支持引腳作為輸入，以支持寫通支持引腳作為輸入，以支持寫通(write-through)和回寫和回寫(write-back)。如果可高速緩存的存儲(chǔ)器是位于。如果可高速緩存的存儲(chǔ)器是位于PCI上，上，則連接回寫高速緩存到則連接回寫高速緩存到PCI的橋路必須利用這兩條引腳，的橋路必須利用這兩條引腳，且作為輸出。連接寫通高速緩存的橋路可以只使用一且作為輸出。連接寫通高速緩存的橋路可以只使用一條引腳條引腳SDONE。 SBO#：in/out，監(jiān)視補(bǔ)償。當(dāng)其有效時(shí)，說明對(duì)某條，監(jiān)視補(bǔ)償。當(dāng)其有效時(shí)，說明對(duì)某條變化線的一次命中。當(dāng)變化線的一次命中。當(dāng)SBO#無效而無效而SDONE有效時(shí)，說有效時(shí)

39、，說明了一次明了一次“干凈干凈”的監(jiān)視結(jié)果。的監(jiān)視結(jié)果。 SDONE： in/out，監(jiān)視進(jìn)行。表明對(duì)當(dāng)前操作的監(jiān)視，監(jiān)視進(jìn)行。表明對(duì)當(dāng)前操作的監(jiān)視狀態(tài)。當(dāng)其無效時(shí)，說明監(jiān)視結(jié)果仍未定。當(dāng)有效時(shí)，狀態(tài)。當(dāng)其無效時(shí)，說明監(jiān)視結(jié)果仍未定。當(dāng)有效時(shí)，說明監(jiān)視已有結(jié)果。說明監(jiān)視已有結(jié)果。 64位總線擴(kuò)充引腳：位總線擴(kuò)充引腳： AD63:32：雙向：雙向三態(tài)三態(tài)，地址數(shù)據(jù)復(fù)用引腳提供，地址數(shù)據(jù)復(fù)用引腳提供32個(gè)附個(gè)附加位。在一個(gè)地址段，傳送加位。在一個(gè)地址段，傳送64位地址的高位地址的高32位。在數(shù)位。在數(shù)據(jù)段，傳送據(jù)段，傳送64位中的高位中的高32位。位。 C/BE7:4#：雙向：雙向三態(tài)三態(tài)，總線命

40、令和字節(jié)允許復(fù)用引腳。，總線命令和字節(jié)允許復(fù)用引腳。 REQ64#：持續(xù)：持續(xù)三態(tài)三態(tài)，請(qǐng)求，請(qǐng)求64位傳輸。當(dāng)其被當(dāng)前總線位傳輸。當(dāng)其被當(dāng)前總線主設(shè)備有效驅(qū)動(dòng)時(shí)，說明總線主設(shè)備想作主設(shè)備有效驅(qū)動(dòng)時(shí)，說明總線主設(shè)備想作64位傳輸。位傳輸。 ACK#：持續(xù)：持續(xù)三態(tài)三態(tài)，應(yīng)答，應(yīng)答64位傳送。在當(dāng)前操作所尋址位傳送。在當(dāng)前操作所尋址的目標(biāo)設(shè)備有效驅(qū)動(dòng)該信號(hào)時(shí)，說明目標(biāo)設(shè)備能夠進(jìn)的目標(biāo)設(shè)備有效驅(qū)動(dòng)該信號(hào)時(shí)，說明目標(biāo)設(shè)備能夠進(jìn)行行64位傳輸，位傳輸，ACK#和和DEVSEL#有相同的時(shí)序。有相同的時(shí)序。 PAR64：雙向：雙向三態(tài)三態(tài)，高雙字偶校驗(yàn)。，高雙字偶校驗(yàn)。15.3.3 PCI總線原理總線原

41、理PCI設(shè)備的配置空間設(shè)備的配置空間 每個(gè)每個(gè)PCI設(shè)備內(nèi)都有一個(gè)設(shè)備內(nèi)都有一個(gè)256字節(jié)的配置存儲(chǔ)器，用來字節(jié)的配置存儲(chǔ)器，用來存放存放PCI配置文件，其中文件頭標(biāo)識(shí)區(qū)占配置文件，其中文件頭標(biāo)識(shí)區(qū)占64字節(jié)，為字節(jié)，為系統(tǒng)提供本設(shè)備的信息及申請(qǐng)系統(tǒng)存儲(chǔ)空間所必需的系統(tǒng)提供本設(shè)備的信息及申請(qǐng)系統(tǒng)存儲(chǔ)空間所必需的參數(shù)。參數(shù)。 PCI主要設(shè)備信息：主要設(shè)備信息： 制造商標(biāo)識(shí)（制造商標(biāo)識(shí)（Vendor ID）：用來區(qū)別每個(gè)）：用來區(qū)別每個(gè)PCI設(shè)備設(shè)備生產(chǎn)商，由生產(chǎn)商，由PCI-SIG組織分配，組織分配，0 xFFFF表示無效。表示無效。 設(shè)備標(biāo)識(shí)（設(shè)備標(biāo)識(shí)（Device ID）：按產(chǎn)品分類給本卡的

42、編號(hào)。）：按產(chǎn)品分類給本卡的編號(hào)。 命令寄存器：為發(fā)出命令寄存器：為發(fā)出PCI和響應(yīng)和響應(yīng)PCI總線命令提供總線命令提供粗略控制。粗略控制。 狀態(tài)寄存器：用于記錄狀態(tài)寄存器：用于記錄PCI總線的事件狀態(tài)信息?？偩€的事件狀態(tài)信息。PCI設(shè)備設(shè)備配置空間分配配置空間分配PCI設(shè)備的配置空間設(shè)備的配置空間PCIPCI主要設(shè)備信息：主要設(shè)備信息：版本標(biāo)識(shí)：標(biāo)識(shí)版本標(biāo)識(shí)：標(biāo)識(shí)PCIPCI設(shè)備的版本。設(shè)備的版本。分類代碼：用來表示分類代碼：用來表示PCIPCI設(shè)備的功能分類和特定的設(shè)備的功能分類和特定的編程接口，為只讀存儲(chǔ)器。如顯示卡、解壓卡等。編程接口，為只讀存儲(chǔ)器。如顯示卡、解壓卡等。CacheCac

43、he行大?。褐付ㄏ到y(tǒng)中高速緩存行大?。褐付ㄏ到y(tǒng)中高速緩存cachecache一行的長一行的長度，以度，以DwordDword為單位，可讀寫。為單位，可讀寫。 持有定時(shí)器：指定持有定時(shí)器：指定PCIPCI總線主設(shè)備的延時(shí)計(jì)時(shí)值，總線主設(shè)備的延時(shí)計(jì)時(shí)值，以以PCIPCI總線的時(shí)鐘為單位?？偩€的時(shí)鐘為單位。 配置類型：表示頭標(biāo)區(qū)類型，以及是否為多功能設(shè)配置類型：表示頭標(biāo)區(qū)類型，以及是否為多功能設(shè)備。備。自測(cè)能力自測(cè)能力BISTBIST：Built-In self testBuilt-In self test，支持自測(cè)的，支持自測(cè)的PCIPCI設(shè)備為設(shè)備為1 1，不支持的為，不支持的為0 0。 PCI

44、設(shè)備的配置空間設(shè)備的配置空間PCIPCI主要設(shè)備信息：主要設(shè)備信息：基地址基地址0505：實(shí)現(xiàn)：實(shí)現(xiàn)PCIPCI設(shè)備所有使用地址空間的再定設(shè)備所有使用地址空間的再定位。位。 擴(kuò)展擴(kuò)展ROMROM基地址：表示基地址：表示ROMROM再內(nèi)存中的起始地址，執(zhí)再內(nèi)存中的起始地址，執(zhí)行其中代碼完成行其中代碼完成PCIPCI初始化。初始化。中斷線：報(bào)告中斷線：報(bào)告PCIPCI設(shè)備與系統(tǒng)中斷連接情況。設(shè)備與系統(tǒng)中斷連接情況。 中斷引腳：表示中斷引腳：表示PCIPCI設(shè)備使用了哪些中斷引腳。設(shè)備使用了哪些中斷引腳。 最短獲準(zhǔn)時(shí)間：指定最短獲準(zhǔn)時(shí)間：指定PCIPCI設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定值

45、。值。 最大等待時(shí)間：指定最大等待時(shí)間：指定PCIPCI設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定設(shè)備對(duì)延時(shí)計(jì)數(shù)器的設(shè)定值。值。 PCI卡內(nèi)有存儲(chǔ)器、以存儲(chǔ)器編址的寄存器和卡內(nèi)有存儲(chǔ)器、以存儲(chǔ)器編址的寄存器和I/O空間，空間，為使驅(qū)動(dòng)程序和應(yīng)用程序能訪問它們，需申請(qǐng)一段存為使驅(qū)動(dòng)程序和應(yīng)用程序能訪問它們，需申請(qǐng)一段存儲(chǔ)區(qū)域?qū)⑺鼈兌ㄎ?。?chǔ)區(qū)域?qū)⑺鼈兌ㄎ弧?申請(qǐng)存儲(chǔ)器空間：配置空間的基地址寄存器是專門用申請(qǐng)存儲(chǔ)器空間：配置空間的基地址寄存器是專門用于申請(qǐng)存儲(chǔ)器空間的。于申請(qǐng)存儲(chǔ)器空間的。 申請(qǐng)申請(qǐng)I/O空間：配置空間的基地址寄存器也用來進(jìn)行系空間：配置空間的基地址寄存器也用來進(jìn)行系統(tǒng)統(tǒng)I/O空間的申請(qǐng)?？臻g的申請(qǐng)。

46、中斷資源申請(qǐng)：配置空間中的中斷引腳和中斷線用來中斷資源申請(qǐng)：配置空間中的中斷引腳和中斷線用來向系統(tǒng)申請(qǐng)中斷資源。向系統(tǒng)申請(qǐng)中斷資源。15.3.4 PCI總線傳輸總線傳輸C/BE3:0#命令類型說明命令類型說明0 0 0 0中斷應(yīng)答（中斷識(shí)別）中斷應(yīng)答（中斷識(shí)別）0 0 0 1特殊周期（總線簡單廣播）特殊周期（總線簡單廣播）0 0 1 0I/O讀（從讀（從I/O口地址中讀數(shù)據(jù)）口地址中讀數(shù)據(jù)）0 0 1 1I/O寫（向?qū)懀ㄏ騃/O口地址中寫數(shù)據(jù)）口地址中寫數(shù)據(jù)）0 1 0 0保留保留0 1 0 1保留保留0 1 1 0存儲(chǔ)器讀存儲(chǔ)器讀(從內(nèi)存空間映象讀數(shù)據(jù)從內(nèi)存空間映象讀數(shù)據(jù))0 1 1 1存儲(chǔ)

47、器寫存儲(chǔ)器寫(向內(nèi)存空間映象寫數(shù)據(jù)向內(nèi)存空間映象寫數(shù)據(jù))一、總線操作命令一、總線操作命令 總線操作命令（續(xù)）總線操作命令（續(xù)）C/BE3:0#命令類型說明命令類型說明1 0 0 0保留保留1 0 0 1保留保留1 0 1 0讀配置（讀每一個(gè)主控器的配置空間）讀配置（讀每一個(gè)主控器的配置空間）1 0 1 1寫配置（寫每一個(gè)主控器的配置空間）寫配置（寫每一個(gè)主控器的配置空間）1 1 0 0存儲(chǔ)器重復(fù)讀存儲(chǔ)器重復(fù)讀(只要只要FRAME#有效，就保有效，就保持流水線的連續(xù)，以便傳送大量數(shù)據(jù)持流水線的連續(xù)，以便傳送大量數(shù)據(jù))1 1 0 1雙地址節(jié)拍（傳送雙地址節(jié)拍（傳送64位地址到某一設(shè)備位地址到某一設(shè)

48、備1 1 1 0高速緩存讀（用于多于兩個(gè)高速緩存讀（用于多于兩個(gè)32位的數(shù)據(jù)期位的數(shù)據(jù)期1 1 1 1高速緩存寫高速緩存寫二、二、PCI總線協(xié)議總線協(xié)議 PCIPCI的基本總線傳輸機(jī)制是的基本總線傳輸機(jī)制是突發(fā)傳輸突發(fā)傳輸，包括一個(gè)地址相，包括一個(gè)地址相位和一個(gè)或多個(gè)數(shù)據(jù)相位，支持存儲(chǔ)器和位和一個(gè)或多個(gè)數(shù)據(jù)相位，支持存儲(chǔ)器和I/OI/O。 突發(fā)傳輸突發(fā)傳輸是指主橋電路（位于主處理器和是指主橋電路（位于主處理器和PCIPCI總線之間）總線之間）可將針對(duì)存儲(chǔ)器的多次訪問在不影響正常操作的前提可將針對(duì)存儲(chǔ)器的多次訪問在不影響正常操作的前提下合并為一次傳輸。下合并為一次傳輸。 置位基地址寄存器的置位基

49、地址寄存器的預(yù)取位預(yù)取位，可將數(shù)據(jù)預(yù)取與寫合并。，可將數(shù)據(jù)預(yù)取與寫合并。并可區(qū)分哪些空間可合并，哪些不能合并。并可區(qū)分哪些空間可合并，哪些不能合并。 遇到不可預(yù)取或任意范圍的讀操作時(shí)，停止合并。遇到不可預(yù)取或任意范圍的讀操作時(shí)，停止合并。 I/OI/O訪問一般只有一個(gè)數(shù)據(jù)相位，因此訪問一般只有一個(gè)數(shù)據(jù)相位，因此不能突發(fā)訪問。不能突發(fā)訪問。 三、三、PCI總線的傳輸控制總線的傳輸控制 數(shù)據(jù)傳輸控制信號(hào)線數(shù)據(jù)傳輸控制信號(hào)線 FRAMEFRAME，主設(shè)備驅(qū)動(dòng)，傳輸起始和結(jié)束主設(shè)備驅(qū)動(dòng)，傳輸起始和結(jié)束 IRDYIRDY，主設(shè)備驅(qū)動(dòng)，允許插入等待周期主設(shè)備驅(qū)動(dòng)，允許插入等待周期 TRDYTRDY，從設(shè)備

50、驅(qū)動(dòng)，允許插入等待周期從設(shè)備驅(qū)動(dòng)，允許插入等待周期 無論主無論主/ /從設(shè)備，一旦啟動(dòng)數(shù)據(jù)傳輸，就從設(shè)備，一旦啟動(dòng)數(shù)據(jù)傳輸，就必須完成必須完成 最后一次數(shù)據(jù)傳輸完成時(shí)，最后一次數(shù)據(jù)傳輸完成時(shí)，F(xiàn)RAMEFRAME和和IRDYIRDY信號(hào)均被信號(hào)均被撤消，接口信號(hào)回到空閑狀態(tài)撤消，接口信號(hào)回到空閑狀態(tài) FRAMEFRAME無效、而無效、而IRDYIRDY有效時(shí)，有效時(shí)，總線忙總線忙；都無效時(shí)，；都無效時(shí)，總線空閑總線空閑 一旦設(shè)置了一旦設(shè)置了IRDYIRDY信號(hào)，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，信號(hào)，直到當(dāng)前數(shù)據(jù)相位結(jié)束為止，主設(shè)備不能改變主設(shè)備不能改變IRDYIRDY信號(hào)和信號(hào)和FRAMEFRAME

51、信號(hào)的狀態(tài)信號(hào)的狀態(tài)四、四、PCI總線的尋址總線的尋址 三種地址空間三種地址空間：內(nèi)存地址空間、：內(nèi)存地址空間、I/OI/O地址空間和配置地地址空間和配置地址空間址空間 PCIPCI總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯總線的每個(gè)設(shè)備都有自己的地址譯碼邏輯 支持支持正向、負(fù)向正向、負(fù)向兩種地址譯碼方式兩種地址譯碼方式正向譯碼正向譯碼：每個(gè)設(shè)備都監(jiān)視地址總線上的訪問地址：每個(gè)設(shè)備都監(jiān)視地址總線上的訪問地址是否落在它的地址范圍內(nèi)是否落在它的地址范圍內(nèi)負(fù)向譯碼負(fù)向譯碼：未被其他設(shè)備在正向譯碼中接受的所有：未被其他設(shè)備在正向譯碼中接受的所有譯碼要等總線上其他所有設(shè)備都拒絕之后才能確定，譯碼要等總線上其他

52、所有設(shè)備都拒絕之后才能確定，總線上只能有一個(gè)設(shè)備采用此種方式。如標(biāo)準(zhǔn)擴(kuò)展總線上只能有一個(gè)設(shè)備采用此種方式。如標(biāo)準(zhǔn)擴(kuò)展總線總線1 1）I/OI/O地址空間地址空間 采用全部譯碼采用全部譯碼 在在I/OI/O訪問中，訪問中，AD1:0AD1:0一方面用來產(chǎn)生一方面用來產(chǎn)生DEVSELDEVSEL信號(hào)，信號(hào)，另一方面說明傳輸?shù)挠行ё止?jié)另一方面說明傳輸?shù)挠行ё止?jié)AD1AD1AD0AD0C/BE3#C/BE3#C/BE2#C/BE2#C/BE1#C/BE1#C/BE0#C/BE0#0 00 0X XX XX X0 00 01 1X XX X0 01 11 10 0X X0 01 11 11 11 10

53、01 11 11 12 2）內(nèi)存地址空間）內(nèi)存地址空間 AD31:02AD31:02譯碼得到譯碼得到雙字邊界對(duì)齊雙字邊界對(duì)齊的起始地址，每個(gè)數(shù)的起始地址，每個(gè)數(shù)據(jù)周期過后地址加據(jù)周期過后地址加4 4，直到傳輸過程結(jié)束，直到傳輸過程結(jié)束 AD1:0AD1:00000時(shí)，突發(fā)傳輸順序?yàn)榈刂愤f增方式時(shí)，突發(fā)傳輸順序?yàn)榈刂愤f增方式 AD1:0AD1:00101時(shí)，為時(shí)，為CacheCache行切換方式行切換方式 AD1:0AD1:01X1X時(shí)，保留時(shí)，保留3）配置地址空間）配置地址空間 IDSELIDSEL信號(hào)有效且信號(hào)有效且AD1AD1：000000，則該設(shè)備被選為訪問，則該設(shè)備被選為訪問的從設(shè)備的

54、從設(shè)備 AD1:0AD1:00101，且譯碼符合某橋電路的編號(hào)，則說明配，且譯碼符合某橋電路的編號(hào)，則說明配置訪問是針對(duì)該橋電路后面的設(shè)備置訪問是針對(duì)該橋電路后面的設(shè)備 AD7:2AD7:2用于選擇每個(gè)設(shè)備配置空間的雙字寄存器用于選擇每個(gè)設(shè)備配置空間的雙字寄存器( (共共6464個(gè)個(gè)) ) AD10:8AD10:8用于選擇某個(gè)功能設(shè)備用于選擇某個(gè)功能設(shè)備 AD31:11AD31:11無意義無意義五、五、PCI總線數(shù)據(jù)傳輸過程總線數(shù)據(jù)傳輸過程 PCIPCI總線訪問：以讀操作為例?？偩€訪問：以讀操作為例。 PCIPCI總線是半同步方式操作，信號(hào)是否有效由時(shí)鐘總線是半同步方式操作，信號(hào)是否有效由時(shí)鐘

55、CLKCLK的上升邊采樣來確定。的上升邊采樣來確定。 主設(shè)備啟動(dòng)總線周期：首先發(fā)出主設(shè)備啟動(dòng)總線周期：首先發(fā)出FRAME#FRAME#信號(hào)，表明一信號(hào)，表明一次訪問（總線周期）開始，地址及操作命令字信號(hào)出次訪問（總線周期）開始，地址及操作命令字信號(hào)出現(xiàn)在現(xiàn)在ADAD與與C/BE#C/BE#線上。線上。 從設(shè)備響應(yīng)：對(duì)地址和命令字譯碼后通過發(fā)出從設(shè)備響應(yīng)：對(duì)地址和命令字譯碼后通過發(fā)出DEVSEL#DEVSEL#有效信號(hào)進(jìn)行響應(yīng)，通知主設(shè)備，從設(shè)備已經(jīng)被選中。有效信號(hào)進(jìn)行響應(yīng)，通知主設(shè)備，從設(shè)備已經(jīng)被選中。 數(shù)據(jù)讀?。褐髟O(shè)備與從設(shè)備都準(zhǔn)備好即數(shù)據(jù)讀?。褐髟O(shè)備與從設(shè)備都準(zhǔn)備好即IRDY#IRDY#及

56、及TRDY#TRDY#均有效，主設(shè)備將數(shù)據(jù)取走。均有效，主設(shè)備將數(shù)據(jù)取走。x x1 12 2CLKCLKFRAME#FRAME#IRDY#IRDY#C/BE#C/BE#ADADTRDY#TRDY#DEVSEL#DEVSEL#PARPAR(單一讀操作)(單一讀操作)3 3x xBEBEC CA AD DPAPAPDPDx x1 12 2x xCLKCLKFRAME#FRAME#IRDY#IRDY#C/BE#C/BE#ADADTRDY#TRDY#DEVSEL#DEVSEL#PARPAR(單一寫操作)(單一寫操作)PAPAC CABEDPD PCIPCI總線訪問：總線訪問： 多數(shù)據(jù)傳送周期：多數(shù)據(jù)傳

57、送周期：PCIPCI支持突發(fā)訪問方式。支持突發(fā)訪問方式。a)a)主模塊占用一次總線可實(shí)現(xiàn)多個(gè)周期的數(shù)據(jù)訪問。主模塊占用一次總線可實(shí)現(xiàn)多個(gè)周期的數(shù)據(jù)訪問。b)b)第一數(shù)據(jù)地址由地址周期給出。第一數(shù)據(jù)地址由地址周期給出。c)c)以后地址在此基礎(chǔ)上按以后地址在此基礎(chǔ)上按AD1AD1、AD0AD0的編碼規(guī)定變化，如的編碼規(guī)定變化，如AD1AD1、AD0AD0為為 00 00 時(shí)地址線性增加（每次加時(shí)地址線性增加（每次加4 4）。）。 錯(cuò)誤校驗(yàn)及報(bào)告：錯(cuò)誤校驗(yàn)及報(bào)告：a)a)PCIPCI總線對(duì)總線對(duì)ADAD線的有效信息都進(jìn)行奇偶校驗(yàn)操作。線的有效信息都進(jìn)行奇偶校驗(yàn)操作。PARPAR為校驗(yàn)位，發(fā)送方為為校

58、驗(yàn)位，發(fā)送方為ADAD與與C/BE#C/BE#線（共線（共3636位）配好校驗(yàn)位）配好校驗(yàn)值。值。b)b)接收方在地址周期用接收方在地址周期用SERR#SERR#報(bào)告校驗(yàn)結(jié)果，用報(bào)告校驗(yàn)結(jié)果，用PERR#PERR#報(bào)報(bào)告數(shù)據(jù)周期校驗(yàn)結(jié)果。告數(shù)據(jù)周期校驗(yàn)結(jié)果。PCI總線上的突發(fā)讀操作總線上的突發(fā)讀操作PCI總線上的突發(fā)寫操作總線上的突發(fā)寫操作 PCIPCI總線訪問：總線訪問： 配置空間訪問：配置空間訪問： 配置空間的訪問決定于命令字編碼，在配置空間的訪問決定于命令字編碼，在IDSELIDSEL線上發(fā)線上發(fā)出有效信號(hào)，地址線低出有效信號(hào)，地址線低8 8位用于訪問配置空間的位用于訪問配置空間的256

59、256字字節(jié)存儲(chǔ)器。節(jié)存儲(chǔ)器。 總線仲裁：總線仲裁： PCIPCI總線主設(shè)備通過總線主設(shè)備通過REQ#REQ#與與GNT#GNT#信號(hào)向總線仲裁器申信號(hào)向總線仲裁器申請(qǐng)占用總線并得到確認(rèn)。請(qǐng)占用總線并得到確認(rèn)?？删幊踢壿嬈骷?shí)現(xiàn)可編程邏輯器件實(shí)現(xiàn)PCI總線接口總線接口 CPLD(CPLD(復(fù)雜可編程邏輯器件復(fù)雜可編程邏輯器件 ) )或或FPGA (FPGA (現(xiàn)場(chǎng)可編程現(xiàn)場(chǎng)可編程門陣列門陣列 ) )的優(yōu)點(diǎn)是具有靈活的可編程性的優(yōu)點(diǎn)是具有靈活的可編程性 PCIPCI接口可以依據(jù)插卡功能進(jìn)行最優(yōu)化，而不必實(shí)接口可以依據(jù)插卡功能進(jìn)行最優(yōu)化，而不必實(shí)現(xiàn)所有的現(xiàn)所有的PCIPCI功能，這樣可以節(jié)約系統(tǒng)的

60、邏輯資源功能，這樣可以節(jié)約系統(tǒng)的邏輯資源 可以將可以將PCIPCI插卡上的其他用戶邏輯與插卡上的其他用戶邏輯與PCIPCI接口邏輯接口邏輯集成在一個(gè)芯片上，實(shí)現(xiàn)緊湊的系統(tǒng)設(shè)計(jì)。集成在一個(gè)芯片上，實(shí)現(xiàn)緊湊的系統(tǒng)設(shè)計(jì)。 當(dāng)系統(tǒng)升級(jí)時(shí)，只需對(duì)可編程器件重新進(jìn)行邏輯當(dāng)系統(tǒng)升級(jí)時(shí)，只需對(duì)可編程器件重新進(jìn)行邏輯設(shè)計(jì)，而無需更新設(shè)計(jì)，而無需更新PCBPCBFPGA實(shí)現(xiàn)的實(shí)現(xiàn)的PCI接口應(yīng)用接口應(yīng)用PCI接口專用芯片接口專用芯片 專用專用PCIPCI接口芯片可以實(shí)現(xiàn)完整的接口芯片可以實(shí)現(xiàn)完整的PCIPCI主控模塊和目主控模塊和目標(biāo)模塊接口功能，將復(fù)雜的標(biāo)模塊接口功能，將復(fù)雜的PCIPCI總線接口轉(zhuǎn)換為相對(duì)總線