數(shù)字電子技術譯碼器

1、第三節(jié)第三節(jié) 譯碼器和編碼器譯碼器和編碼器（特定含義：規(guī)則、順序）（特定含義：規(guī)則、順序）二進制代碼二進制代碼某種代碼某種代碼譯譯 碼碼編編 碼碼譯碼器譯碼器編碼器編碼器一、譯碼器一、譯碼器（一）二進制譯碼器（一）二進制譯碼器二進制譯碼器輸入輸出滿足：二進制譯碼器輸入輸出滿足：m=2=2n n 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二進制譯碼器位二進制譯碼器如：如：24譯碼器譯碼器 38譯碼器譯碼器 416譯碼器譯碼器 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 a1 a

2、0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 02位二進制譯碼器位二進制譯碼器（二）十進制譯碼器（二）十進制譯碼器又稱：二又稱：二十進制譯碼器十進制譯碼器 或：或：410譯碼器譯碼器譯碼輸入：譯碼輸入：n n位位二進制二進制代碼代碼譯碼輸出譯碼輸出m m位：位：一位為一位為1 1，其余為，其余為0 0或一位為或一位為0 0，其余為，其余為1 1譯碼輸入，二進制編碼譯碼輸入，二進制編碼0-7依次對應依次對應8個輸出個輸出38譯碼器譯碼器74LS138 八個輸出端，低電平有效。八個輸出端，低電平有效。 譯碼狀態(tài)下，相應輸出端

3、為譯碼狀態(tài)下，相應輸出端為 禁止譯碼狀態(tài)下，輸出均為禁止譯碼狀態(tài)下，輸出均為7Y0Y32SS 和S1、使能輸入使能輸入, 與與邏輯。邏輯。EN = 1（0SS 1S 321 、 EN=0 ，禁止譯碼，輸出均為，禁止譯碼，輸出均為) ，譯碼，譯碼A0 A A2 2使能端的兩個作用：使能端的兩個作用：（1）消除譯碼器輸出尖峰干擾）消除譯碼器輸出尖峰干擾EN端的正電平的出現(xiàn)在端的正電平的出現(xiàn)在A0-A2穩(wěn)定之后穩(wěn)定之后EN端正電平的撤除在端正電平的撤除在A0-A2再次改變之前再次改變之前 （2）邏輯功能擴展）邏輯功能擴展例：用例：用38譯碼器構成譯碼器構成416譯碼器譯碼器 避免避免A0-A2在變化

4、過程中引在變化過程中引起輸出端產(chǎn)生瞬時負脈沖起輸出端產(chǎn)生瞬時負脈沖例：用例：用38譯碼器譯碼器構成構成416譯碼器譯碼器X X0 0-X-X3 3：譯碼輸入：譯碼輸入E E：譯碼控制：譯碼控制E=0E=0，譯碼，譯碼 E=1E=1，禁止譯碼，禁止譯碼X3-X0X3-X00111，第一片工作第一片工作X3-X0X3-X0：1000-11111000-1111第二片工作第二片工作000-111000-111 譯碼輸入譯碼輸入0 0 0 0 1 10 0 0 0 0 0000-111000-111 譯碼輸入譯碼輸入1 1 0 0 1 10 0 0 0 1 1例例1212

5、：試用試用 CT74LS138CT74LS138和與非門構成一位全加器。和與非門構成一位全加器。解解: :全加器的最小項表達式應為全加器的最小項表達式應為（三）譯碼器的應用（三）譯碼器的應用742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmCSi =7)4 2 (1 m 、Ci+1 = )7 6 5 3( m、742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmC（三）數(shù)字顯示譯碼器（三）數(shù)字顯示譯碼器（1）七段數(shù)碼管）七段數(shù)碼管（2）七段顯示譯碼器）七段顯示譯碼器

6、共陰極共陰極共陽極共陽極：高電平亮：高電平亮：低電平亮：低電平亮每一段由一個發(fā)光二極管組成每一段由一個發(fā)光二極管組成輸入：二輸入：二十進制代碼十進制代碼輸出：譯碼結果，可驅輸出：譯碼結果，可驅動相應的七段數(shù)碼管顯動相應的七段數(shù)碼管顯式示正確的數(shù)字式示正確的數(shù)字七段譯碼器七段譯碼器CT7447D、C、B、A：BCD碼輸入信號碼輸入信號ag：譯碼輸出，低電平有效：譯碼輸出，低電平有效（）熄滅信號輸入。低電平時，輸出（）熄滅信號輸入。低電平時，輸出ag均為高電平（全滅）；均為高電平（全滅）；（）滅零輸出信號。（）滅零輸出信號。RBI=0=0時，時，RBO=0=0LT：試燈信號輸入。當：試燈信號輸入。

7、當BI= 1（無效）時，（無效）時，LT=0且且不論不論DA狀態(tài)如何，狀態(tài)如何，ag七段全亮。七段全亮。RBO/BI熄滅信號輸入熄滅信號輸入/滅零輸出信號滅零輸出信號LTRBI：滅零輸入信號（不顯示，其它數(shù)碼正常顯示）。：滅零輸入信號（不顯示，其它數(shù)碼正常顯示）。RBI=0=0（=）時，不顯示數(shù)碼）時，不顯示數(shù)碼0。第四節(jié)第四節(jié) 數(shù)據(jù)選擇器和數(shù)據(jù)分配器數(shù)據(jù)選擇器和數(shù)據(jù)分配器在多個通道中選擇其中的某一路，或在多個通道中選擇其中的某一路，或 個信息中選擇其中的某一個個信息中選擇其中的某一個信息傳送或加以處理，信息傳送或加以處理，將傳送來的或處理后的信息分配到各通道去。將傳送來的或處理后的信息分配到

8、各通道去。數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)分配器數(shù)據(jù)分配器多輸入多輸入一輸出一輸出選擇選擇一輸入一輸入多輸出多輸出分配分配發(fā)送端發(fā)送端，并，并串串接收端接收端，串，串并并一、數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器（一）分類：二選一、四選一、八選一、十六選一（一）分類：二選一、四選一、八選一、十六選一雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器CT74LS153使能端使能端輸出端輸出端數(shù)據(jù)數(shù)據(jù)輸入輸入公用控公用控制輸入制輸入雙四選一數(shù)據(jù)選擇器雙四選一數(shù)據(jù)選擇器CT74LS153簡易符號八中選一數(shù)據(jù)選擇器八中選一數(shù)據(jù)選擇器CT74LS151八選一需三位地址碼（二）數(shù)據(jù)選擇器的應用（二）數(shù)據(jù)選擇器的應用例：試用最少數(shù)量的四選一選

9、擇器擴展成八選一選擇器。例：試用最少數(shù)量的四選一選擇器擴展成八選一選擇器。解：（解：（1 1）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端）用一片雙四選一數(shù)據(jù)選擇器，實現(xiàn)八個輸入端 （2 2）用使能端形成高位地址，實現(xiàn)三位地址，控制八個輸入。）用使能端形成高位地址，實現(xiàn)三位地址，控制八個輸入。例：試用四選一數(shù)據(jù)選擇器構成十六選一的選擇器例：試用四選一數(shù)據(jù)選擇器構成十六選一的選擇器第二級，控制選擇第二級，控制選擇第一級中的一組第一級中的一組第一級，第一級，分為四組分為四組二、數(shù)據(jù)分配器二、數(shù)據(jù)分配器（一）數(shù)據(jù)分配器的功能（一）數(shù)據(jù)分配器的功能分配器與選擇器的功能相反分配器與選擇器的功能相反當當F =

10、 1時它即為普通的譯時它即為普通的譯碼器。碼器。一輸入一輸入多輸出多輸出邏輯符號（二）數(shù)據(jù)分配器的應用（二）數(shù)據(jù)分配器的應用例：利用數(shù)據(jù)選擇器和分配器實現(xiàn)信息的例：利用數(shù)據(jù)選擇器和分配器實現(xiàn)信息的“并行并行串行串行并行并行”傳送。傳送。由譯碼器連成的數(shù)據(jù)分配器0 0 00 0 00 01 11 10 0譯碼譯碼禁止譯碼禁止譯碼0 01 1第五節(jié)第五節(jié) 奇偶檢驗電路奇偶檢驗電路（2）奇偶檢驗）奇偶檢驗（1）奇偶檢驗碼）奇偶檢驗碼一、奇偶檢驗一、奇偶檢驗信息位信息位 ：由若干位二進制代碼構成：由若干位二進制代碼構成奇偶檢驗位奇偶檢驗位 ：一位代碼構成一位代碼構成奇檢驗奇檢驗 ：整個碼組中的個數(shù)為奇

11、數(shù)：整個碼組中的個數(shù)為奇數(shù)偶檢驗偶檢驗 ：整個碼組中的個數(shù)為偶數(shù)整個碼組中的個數(shù)為偶數(shù)F FE E偶檢驗位偶檢驗位F FODOD奇檢驗位奇檢驗位發(fā)送信息碼(N位)接收信息碼(N位)+檢驗位(1位)檢驗位(1位)檢驗結果二、奇偶位產(chǎn)生和檢驗電路二、奇偶位產(chǎn)生和檢驗電路異或門的功能：奇數(shù)個異或門的功能：奇數(shù)個1的連續(xù)異或運算其結果為的連續(xù)異或運算其結果為1； 偶數(shù)個偶數(shù)個1的連續(xù)異或運算其結果為的連續(xù)異或運算其結果為0。S = 0，傳輸無誤；，傳輸無誤；S = 1傳輸有誤傳輸有誤F FE E=B=B3 3B B2 2B B1 1B B0 0S=BS=B3 3B B2 2B B1 1B B0 0F

12、FE E發(fā)送端偶檢驗位表達式：發(fā)送端偶檢驗位表達式：接受端偶檢驗位表達式：接受端偶檢驗位表達式：第六節(jié)第六節(jié) 模塊化設計概述模塊化設計概述選擇合適的集成電路選擇合適的集成電路減少電路所需的模塊總數(shù)減少電路所需的模塊總數(shù)降低成本降低成本提高電路可靠性。提高電路可靠性。（1 1）根據(jù)系統(tǒng)的邏輯功能要求）根據(jù)系統(tǒng)的邏輯功能要求畫出系統(tǒng)結構框圖畫出系統(tǒng)結構框圖，且按，且按功能將其劃分成若干個子方框功能將其劃分成若干個子方框（2 2）根據(jù)各子功能框的要求，）根據(jù)各子功能框的要求，選用合適的選用合適的MSIMSI或或LSILSI（3 3）根據(jù)實際情況，有時需按傳統(tǒng)設計方法）根據(jù)實際情況，有時需按傳統(tǒng)設計方

13、法設計出相關設計出相關的接口電路和外圍輔助電路的接口電路和外圍輔助電路設計步驟：設計步驟：設計原則：設計原則： 例：設計一個將例：設計一個將8421BCD碼轉換成余碼轉換成余3BCD碼的碼組轉換器。碼的碼組轉換器。（2）采用與邏輯電路輸出端等同數(shù)量的數(shù)據(jù)選擇器采用與邏輯電路輸出端等同數(shù)量的數(shù)據(jù)選擇器 且附加門（本題需用四個選擇器）且附加門（本題需用四個選擇器）（3）采用采用譯碼器譯碼器附加相應數(shù)量門（本題需一塊附加相應數(shù)量門（本題需一塊4 4線線-16-16線譯線譯 碼器和四個門）碼器和四個門）（5）采用采用ROMROM和可編程邏輯器件（后續(xù)章節(jié)學習）。和可編程邏輯器件（后續(xù)章節(jié)學習）。經(jīng)比較

14、，采用第經(jīng)比較，采用第種方法最經(jīng)濟合理種方法最經(jīng)濟合理（1 1）利用經(jīng)典的傳統(tǒng)設計法，用）利用經(jīng)典的傳統(tǒng)設計法，用SSISSI實現(xiàn)（見例實現(xiàn)（見例5 5）（4）采用一塊四位二進制加法器（見例采用一塊四位二進制加法器（見例6 6）第七節(jié)第七節(jié) 組合電路中的競爭與冒險組合電路中的競爭與冒險一、冒險與競爭一、冒險與競爭競爭：競爭：冒險：冒險：在組合電路中，信號經(jīng)由不同的途徑達到某一會合點在組合電路中，信號經(jīng)由不同的途徑達到某一會合點的時間有先有后的時間有先有后由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。表現(xiàn)為由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。表現(xiàn)為輸出端出現(xiàn)了原設計中沒有的窄脈沖，常稱其為毛刺。輸

15、出端出現(xiàn)了原設計中沒有的窄脈沖，常稱其為毛刺。二、競爭與冒險的判斷二、競爭與冒險的判斷代數(shù)法：代數(shù)法：或的形式時，或的形式時，A A變量的變化可能引起險象。變量的變化可能引起險象?？ㄖZ圖法：卡諾圖法： 如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又無如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又無其他圈包含，則可能有險象。其他圈包含，則可能有險象。如圖所示電路的卡諾圖兩圈相切，故有險象。如圖所示電路的卡諾圖兩圈相切，故有險象。三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就

16、能消除冒險。由此得函數(shù)表達式為消除冒險。由此得函數(shù)表達式為三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項. 吸收法吸收法在輸出端加小電容在輸出端加小電容C C可以消除毛刺如圖可以消除毛刺如圖3-583-58所示。但是輸出波所示。但是輸出波形的前后沿將變壞形的前后沿將變壞, , 在對波形要求較嚴格時，應再加整形電路。在對波形要求較嚴格時，應再加整形電路。.取樣法取樣法三、冒險現(xiàn)象的消除三、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項. 吸收法吸收法電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有效，可以避免毛

17、刺影響輸出波形。效，可以避免毛刺影響輸出波形。加取樣脈沖原則：加取樣脈沖原則：“或或”門及門及“或非或非”門門加負取樣脈沖加負取樣脈沖“與與”門及門及“與非與非”門加門加正取樣脈沖正取樣脈沖利用冗余項：利用冗余項：只能消除邏輯冒險，而不能消除功能冒險；適只能消除邏輯冒險，而不能消除功能冒險；適用范圍有限用范圍有限三種方法比較：三種方法比較：取樣法：取樣法：加取樣脈沖對邏輯冒險及功能冒險都有效。目加取樣脈沖對邏輯冒險及功能冒險都有效。目前大多數(shù)中規(guī)模集成模塊都設有使能端，可以將取樣信前大多數(shù)中規(guī)模集成模塊都設有使能端，可以將取樣信號作用于該端，待電路穩(wěn)定后才使輸出有效。號作用于該端，待電路穩(wěn)定后

18、才使輸出有效。吸收法：吸收法：加濾波電容使輸出信號變壞，引起波形的上升、下加濾波電容使輸出信號變壞，引起波形的上升、下降時間變長，不宜在中間級使用。實驗調試階段采用的應急降時間變長，不宜在中間級使用。實驗調試階段采用的應急措施；措施；加法器、比較器、譯碼器、編碼器、數(shù)據(jù)選擇器和碼組檢驗加法器、比較器、譯碼器、編碼器、數(shù)據(jù)選擇器和碼組檢驗器等。器等。本本章章小小結結任何時刻的輸出僅決定于當時的輸入，而與電路原來的狀任何時刻的輸出僅決定于當時的輸入，而與電路原來的狀態(tài)無關；它由基本門構成，不含存貯電路和記憶元件，且態(tài)無關；它由基本門構成，不含存貯電路和記憶元件，且無反饋線。無反饋線。根據(jù)已經(jīng)給定的邏輯電路，描述其邏輯功能。根據(jù)已經(jīng)