(完整版)√MOS器件及其集成電路的可靠性與失效分析

1、MOS器件及其集成電路的可靠性與失效分析（提要）作者：XieM.X.（UESTC，成都市）影響MOS器件及其集成電路可靠性的因素很多，有設(shè)計(jì)方面的，如材料、器件和工藝等的選取；有工藝方面的，如物理、化學(xué)等工藝的不穩(wěn)定性；也有使用方面的，如電、熱、機(jī)械等的應(yīng)力和水汽等的侵入等。從器件和工藝方面來(lái)考慮，影響MOS集成電路可靠性的主要因素有三個(gè)：一是柵極氧化層性能退化；二是熱電子效應(yīng)；三是電極布線的退化。由于器件和電路存在有一定失效的可能性，所以為了保證器件和電路能夠正常工作一定的年限（例如，對(duì)于集成電路一般要求在10年以上），在出廠前就需要進(jìn)行所謂可靠性評(píng)估，即事先預(yù)測(cè)出器件或者IC的壽命或者失效

2、率。（1）可靠性評(píng)估：對(duì)于各種元器件進(jìn)行可靠性評(píng)估，實(shí)際上也就是根據(jù)檢測(cè)到的元器件失效的數(shù)據(jù)來(lái)估算出元器件的有效使用壽命能夠正常工作的平均時(shí)間（MTTF,meantimetofailure）的一種處理過(guò)程。因?yàn)閷?duì)于元器件通過(guò)可靠性試驗(yàn)而獲得的失效數(shù)據(jù)，往往遵從某種規(guī)律的分布，因此根據(jù)這些數(shù)據(jù)，由一定的分布規(guī)律出發(fā)，即可估算出MTTF和失效率。比較符合實(shí)際情況、使用最廣泛的分布規(guī)律有兩種，即對(duì)數(shù)正態(tài)分布和Weibull分布。對(duì)數(shù)正態(tài)分布：若一個(gè)隨機(jī)變量x的對(duì)數(shù)服從正態(tài)分布，則該隨機(jī)變量x就服從對(duì)數(shù)正態(tài)分布；對(duì)數(shù)正態(tài)分布的概率密度函數(shù)為f(X)=xg云e-(lnx_卩)2/2o2該分布函數(shù)的形式如

3、圖1所示。對(duì)數(shù)正態(tài)分布是對(duì)數(shù)為正態(tài)分布的任意隨機(jī)變量的概率分布;如果x是正態(tài)分布的隨機(jī)變量，則exp（x）為對(duì)數(shù)分布；同樣，如果y是對(duì)數(shù)正態(tài)分布，則log（y）為正態(tài)分布。Weibull分布：由于Weibull分布是根據(jù)最弱環(huán)節(jié)模型或串聯(lián)模型得到的，能充分反映材料缺陷和應(yīng)力集中源對(duì)材料疲勞壽命的影響，而且具有遞增的失效率，所以，將它作為材料或零件的壽命分布模型或給定壽命下的疲勞強(qiáng)變量：圖1對(duì)數(shù)正態(tài)分布度模型是合適的；而且尤其適用于機(jī)電類產(chǎn)品的磨損累計(jì)失效的分布形式。由于它可以根據(jù)失效概率密度來(lái)容易地推斷出其分布參數(shù)，故被廣泛地應(yīng)用于各種壽命試驗(yàn)的數(shù)據(jù)處理。與對(duì)數(shù)正態(tài)分布相比，Weibull分布

4、具有更大的適用性。Weibull分布的失效概率密度函數(shù)為f(t)二mtm-t-e-(t/n)m相應(yīng)的累積失效分布函數(shù)為F(t)=1一e-(t/n)m式中的m為分布的形狀參數(shù)，n為分布的尺寸參數(shù)。Weibull分布的形式如圖2所示，在mVI時(shí)為倒J字型曲線，在m=1時(shí)為指數(shù)式分布，在lVmV3.6時(shí)為偏向左邊的曲線，在m3.6時(shí)為正態(tài)分布曲線，在m>3.6時(shí)為偏向右邊的曲線。在這種失效分布的模式下，元器件的失效率九(t)和MTTF可分別表示為九)=dmR(t)=凹dtR(t)11-F(t)MTTF=卜R(t)dt=卜tf(t)dt00失效率九(t)的常用單位是FIT(10-9/小時(shí))或者/

5、1000小時(shí)。由于引起器件和集成電路失效的機(jī)理不同，因此就相應(yīng)地存在各不相同的MTTF和失效率數(shù)據(jù)。最容易導(dǎo)致失效的就是其中MTTF最短的那一種機(jī)理。(2)柵氧化層的性能退化：MOSFET的柵極二氧化硅薄膜是決定器件性能的關(guān)鍵性材料。因?yàn)槎趸璞∧ぞ哂辛己玫慕^緣性，同時(shí)它與Si表面接觸的表面態(tài)密度又很低，所以最常用作為柵絕緣層。柵氧化層一般是采用熱氧化來(lái)制備的，良好氧化層的漏電流基本上為0，并且具有較高的擊穿電場(chǎng)強(qiáng)度(擊穿電場(chǎng)強(qiáng)度約為10MV/cm)。圖2Weibull分布但是，實(shí)際上發(fā)現(xiàn)，在器件和電路工作時(shí)有時(shí)會(huì)發(fā)生由于柵氧化層的漏電、并導(dǎo)致?lián)舸┒鸬氖?；產(chǎn)生這種后果的根本原因就是氧化

6、層在電壓作用下性能發(fā)生了退化。 柵氧化層退化的表現(xiàn)擊穿：在柵極電壓作用下，柵氧化層發(fā)生退化的主要表現(xiàn)就是擊穿。這里存在兩種類型的擊穿：一是瞬時(shí)擊穿(TZDB,TimsZeroDielecticBreakdown),即是加上電壓后就馬上發(fā)生的擊穿短路；二是經(jīng)時(shí)擊穿(TDDB,TimsDependentDielecticBreakdown)，即是加上電壓后需要經(jīng)過(guò)一段時(shí)間之后才發(fā)生的擊穿。MOSFET和MOS-IC的早期失效往往就包括有柵氧化層的TZDB現(xiàn)象。TDDB的產(chǎn)生與柵氧化層中的電場(chǎng)(柵電壓)有關(guān)。實(shí)驗(yàn)表明，按照引起擊穿電場(chǎng)的大小，可以把TDDB區(qū)分為三種不同的模式：模式A在較低電場(chǎng)(1M

7、V/cm)時(shí)就產(chǎn)生的擊穿；模式B在較高電場(chǎng)(數(shù)MV/cm)時(shí)產(chǎn)生的擊穿；模式C在很高電場(chǎng)(>8MV/cm)時(shí)才可能產(chǎn)生的擊穿。TDDB的模式A往往是由于氧化層中存在針孔等缺陷的緣故，具有這種模式的早期擊穿的芯片，一般都可通過(guò)出廠前的篩選而淘汰掉，故模式A擊穿將直接影響到芯片的成品率。由于氧化層中的針孔等缺陷主要是來(lái)自于材料和環(huán)境的污染、微粒之類的雜質(zhì)，所以提高材料和工藝的純凈度對(duì)于降低出現(xiàn)模式A的幾率、增高成品率具有重要的意義。TDDB的模式B往往是由于氧化層中存在微量的Na、K等堿金屬和Fe、Ni等重金屬雜質(zhì)的緣故，這些雜質(zhì)離子在較高電場(chǎng)作用下會(huì)發(fā)生移動(dòng)，并且起著陷阱能級(jí)的作用。因此為

8、了提高模式B的擊穿，也必須嚴(yán)格保證材料和工藝的純凈度，此外還必須注意晶體表面缺陷吸附重金屬雜質(zhì)所產(chǎn)生的不良影響（則需要關(guān)注襯底的結(jié)晶控制技術(shù)）。TDDB的模式C擊穿電壓很高，接近二氧化硅的固有擊穿特性，這是由于氧化層中不存在雜質(zhì)和缺陷的緣故。 MOSFET的壽命評(píng)估：對(duì)于帶有經(jīng)時(shí)擊穿模式B的不良芯片，需要經(jīng)過(guò)較長(zhǎng)時(shí)間的試驗(yàn)才能檢測(cè)出來(lái)，因此必須事先確立器件壽命的檢測(cè)和評(píng)估方法。為了保證集成電路能夠正常工作若干年（一般要求10年以上），就需要在出廠前預(yù)測(cè)出器件的壽命一一壽命評(píng)估；這可以通過(guò)TDDB試驗(yàn)預(yù)測(cè)出柵氧化層的壽命來(lái)確定器件的壽命。具體的辦法就是采用所謂加速壽命試驗(yàn)，即把許多器件置于強(qiáng)電場(chǎng)

9、（高于7MV/cm）、溫度為100oC左右的條件下，觀測(cè)器件的經(jīng)時(shí)失效率；一般，柵氧化層的TDDB呈現(xiàn)出兩個(gè)區(qū)域：較快擊穿的早期失效區(qū)和需要經(jīng)過(guò)很長(zhǎng)時(shí)間才擊穿的磨損失效區(qū)（二氧化硅的固有擊穿區(qū)）。為了不讓器件在出廠后就產(chǎn)生問(wèn)題，則必須盡量控制器件的早期失效。常常采用對(duì)數(shù)正態(tài)分布來(lái)評(píng)估壽命。對(duì)于較厚柵氧化層的器件，發(fā)現(xiàn)早期擊穿的失效率較高，這說(shuō)明較厚的二氧化硅中含有較多的缺陷。 柵氧化層退化的機(jī)理：柵氧化層出現(xiàn)退化的主要原因是強(qiáng)電場(chǎng)使得柵氧化層產(chǎn)生了漏電、并從而導(dǎo)致的擊穿。a）在強(qiáng)電場(chǎng)作用下，柵氧化層產(chǎn)生漏電往往是一種常見(jiàn)的現(xiàn)象。實(shí)際上，當(dāng)氧化層中的電場(chǎng)強(qiáng)度大于6MV/cm時(shí)，即使是非常優(yōu)質(zhì)的氧

10、化層，也將會(huì)產(chǎn)生由于量子效應(yīng)所引起的所謂F-N（Flowler-Nordheim）型隧道電流。隨著器件尺寸的縮小，氧化層厚度也相應(yīng)地越來(lái)越?。▽?duì)于LSI而言，一般總是選取柵氧化層厚度為溝道長(zhǎng)度的1/50左右），則氧化層的這種F-N型隧道電流也將越來(lái)越顯著。例如，對(duì)于厚度為10nm的柵氧化層，在電源電壓為5V時(shí)，氧化層中的電場(chǎng)就已經(jīng)大于5MV/cm，所以往往就必須考慮F-N型隧道電流以及所引起的擊穿。b）柵氧化層的不斷漏電，就會(huì)導(dǎo)致氧化層擊穿，這是由于漏電會(huì)使得在氧化層中積蓄起很多電荷（正電荷或者負(fù)電荷）的緣故。因?yàn)闁叛趸瘜又型嬖谠S多陷阱（電子陷阱、空穴陷阱或者中性陷阱），當(dāng)氧化層有隧道電流

11、通過(guò)時(shí)，則這些陷阱就會(huì)俘獲載流子、積蓄起正電荷或者負(fù)電荷，并使得氧化層的局部電場(chǎng)增強(qiáng)；由于電荷積蓄而導(dǎo)致局部電場(chǎng)增強(qiáng)時(shí)的能帶圖見(jiàn)圖3的（b）和（c）,其中（a）是不存在的和時(shí)的能帶圖。（a）無(wú)電荷（a）有正電荷（a）有負(fù)電荷圖3柵氧化層中有、無(wú)電荷積蓄時(shí)的能帶圖局部的電荷積蓄得越多，電場(chǎng)也就越強(qiáng)。隨著時(shí)間的推移，當(dāng)陷阱積蓄有大量電荷、局部電場(chǎng)足夠強(qiáng)時(shí)，則最終就將導(dǎo)致si-o價(jià)鍵斷裂，即發(fā)生永久性的破壞一一擊穿?？梢?jiàn)，柵氧化層的經(jīng)時(shí)擊穿與載流子的穿越氧化層（F-N隧道電流）有關(guān)，也與氧化層中的陷阱有關(guān)。而對(duì)經(jīng)時(shí)擊穿影響最大的載流子是空穴；因?yàn)榭昭ǖ倪w移率遠(yuǎn)小于電子遷移率，則當(dāng)高能量熱電子注入到氧

12、化硅、并出現(xiàn)倍增效應(yīng)時(shí)，倍增出來(lái)的空穴即很容易被陷阱所俘獲，則積蓄起正電荷，從而使得局部電場(chǎng)增強(qiáng)；熱電子的不斷注入和倍增，就會(huì)進(jìn)一步積蓄正電荷，當(dāng)這些正電荷形成的局部電場(chǎng)很高時(shí)，最終即發(fā)生擊穿。為了提高M(jìn)OSFET的經(jīng)時(shí)擊穿性能，就應(yīng)該盡量減少柵氧化層中的陷阱數(shù)量。而這些陷阱來(lái)自于多種過(guò)程所引入的雜質(zhì)和缺陷，例如：有在形成氧化硅時(shí)出現(xiàn)的氧原子空位，有存在于氧化硅中的H和OH基，也有在器件和電路的工藝加工過(guò)程中所產(chǎn)生的缺陷（如等離子體產(chǎn)生的高能粒子射線和二次X射線的照射，使得柵氧化層中出現(xiàn)缺陷）。因此，要防止柵氧化層的退化，就必須消除氧化層中的雜質(zhì)和缺陷，并且要保持氧化硅-Si襯底的界面完整性，

13、以避免局部電場(chǎng)集中。（3）熱載流子效應(yīng)（HotcarrierEffect，HCE）：1）基本概念：熱載流子就是具有高能量的載流子，即其動(dòng)能高于平均熱運(yùn)動(dòng)能量（7cT）的載流子；因此其運(yùn)動(dòng)速度也一定很高。當(dāng)載流子從外界獲得了很大能量時(shí)，即可成為熱載流子。例如在強(qiáng)電場(chǎng)作用下，載流子沿著電場(chǎng)方向不斷漂移，不斷加速，即可獲得很大的動(dòng)能，從而可成為熱載流子。對(duì)于半導(dǎo)體器件，當(dāng)器件的特征尺寸很小時(shí)，即使在不很高的電壓下，也可產(chǎn)生很強(qiáng)的電場(chǎng)，從而易于導(dǎo)致出現(xiàn)熱載流子。因此，在小尺寸器件以及大規(guī)模集成電路中，容易出現(xiàn)熱載流子。由于熱載流子所造成的一些影響，就稱為熱載流子效應(yīng)。2）在半導(dǎo)體中，熱載流子所表現(xiàn)出來(lái)

14、的重要效應(yīng)主要有兩個(gè)方面：其一是非線性的速度-電場(chǎng)關(guān)系：Si中的載流子在高電場(chǎng)時(shí)即呈現(xiàn)出漂移速度飽和現(xiàn)象，這就是由于熱載流子發(fā)射光學(xué)波聲子（約0.05eV）的結(jié)果。GaAs中的電子當(dāng)被電場(chǎng)“加熱”到能量kTe達(dá)到0.31eV時(shí)（Te是所謂熱載流子溫度），即從主能谷躍遷到次能谷，從而產(chǎn)生負(fù)阻現(xiàn)象。其二是碰撞電離效應(yīng)：熱電子與晶格碰撞、并打破價(jià)鍵，即把價(jià)電子激發(fā)到導(dǎo)帶而產(chǎn)生電子-空穴對(duì)的一種作用，碰撞電離需要滿足能量和動(dòng)量守恒，所需要的能量耳3Eg/2,碰撞電離的程度可用所謂電離率a來(lái)表示，a與電場(chǎng)E有指數(shù)關(guān)系：a=Aexp（E/kTe）=Aexp（-B/E）o當(dāng)倍增效應(yīng)很?chē)?yán)重時(shí)，即導(dǎo)致產(chǎn)生擊穿現(xiàn)

15、象。3）熱載流子效應(yīng)所造成的后果：這些熱載流子效應(yīng)所造成的影響，有的是很有用處的。例如n-GaAs中出現(xiàn)的負(fù)阻現(xiàn)象，即可用來(lái)實(shí)現(xiàn)所謂轉(zhuǎn)移電子器一一一種重要的微波-毫米波器件。又如，利用MOSFET中的熱載流子可以向柵氧化層注入的作用，能夠制作出存儲(chǔ)器。再如，利用熱載流子的碰撞電離效應(yīng)，可以制造出雪崩二極管等器件。圖4MOSFET的熱電子效應(yīng)但是，有的熱載流子效應(yīng)卻具有很大的害處。例如在VLSI中，熱載流子效應(yīng)往往就是導(dǎo)致器件和集成電路產(chǎn)生失效的重要原因，所以是需要特別注意和加以防止的。由于熱載流子具有很大的動(dòng)能和漂移速度，則在半導(dǎo)體中通過(guò)碰撞電離可產(chǎn)生出大量次級(jí)的電子-空穴對(duì)；其中的電子（也包

16、括原始電子）將流入漏極而形成輸出源-漏電流（IDS），而產(chǎn)生出的次級(jí)空穴將流入襯底而形DS成襯底電流（Ib），如圖4所示。通過(guò)測(cè)量Ibsubsub就可以得知溝道熱電子和漏區(qū)電場(chǎng)的情況。熱載流子引起MOSFET性能的退化，主要表現(xiàn)在以下兩個(gè)方面： 產(chǎn)生寄生晶體管效應(yīng)。當(dāng)有較大的Ib流過(guò)襯底（襯底電阻為Rb）時(shí)將產(chǎn)生電壓降subsub（IsubXRsub）,這會(huì)使源-襯底的n+-p結(jié)正偏（因?yàn)樵礃O通常是接地的），從而形成一個(gè)“源-襯底-漏”的寄生n+-p-n+晶體管；這個(gè)寄生晶體管與原來(lái)的MOSFET相并聯(lián)而構(gòu)成一個(gè)復(fù)合結(jié)構(gòu)的器件，這種復(fù)合結(jié)構(gòu)往往是導(dǎo)致短溝道MOSFET發(fā)生源-漏擊穿的原因，并且

17、還會(huì)使伏安特性曲線出現(xiàn)回滯現(xiàn)象（見(jiàn)圖4-46）,在CMOS電路中還將會(huì)導(dǎo)致閂鎖效應(yīng)。MOSFET的源-漏擊穿電壓可以根據(jù)基極開(kāi)路時(shí)BJT的擊穿電壓關(guān)系（見(jiàn)第三章的（3-113）式）給出為BV沁BV身DSDx'npn式中的BVDx是漏極區(qū)-襯底p-n結(jié)的擊穿電壓，anpn是寄生晶體管（認(rèn)為基極開(kāi)路）的共基極電流放大系數(shù)。因?yàn)樵诖丝闪罴纳w管的發(fā)射結(jié)注入效率等于1，則有（參見(jiàn)第三章的（3-43）式）a«anpnTL22L2nBVDSQ式中L是溝道長(zhǎng)度（即寄生晶體管的有效基區(qū)寬度），Ln是襯底電子的擴(kuò)散長(zhǎng)度。于是，短溝道MOSFET的源-漏擊穿電壓為(4-179)若選取n=5.4

18、,則該結(jié)果與實(shí)驗(yàn)數(shù)據(jù)吻合得很好。為了提高短溝道MOSFET的源-漏擊穿電壓及其可靠性，就應(yīng)當(dāng)設(shè)法不讓與熱載流子有關(guān)的寄生晶體管起作用。因此，就需要減小襯底電阻Rsub，以使得乘積（IsubXRsub）vO.6V，這樣一來(lái)寄生晶體管就不能導(dǎo)通工作了。產(chǎn)生熱載流子退化。溝道中有一小部分具有足夠高能量的熱載流子可以越過(guò)Si/SiO2界面的勢(shì)壘（電子勢(shì)壘高度E約為3.2eV,空穴的約為4.9eV）而注入到柵SiO2層中，并多b2數(shù)形成了柵極電流IG。雖然此柵極電流很小，但是它所造成的后果卻很?chē)?yán)重，因?yàn)闊犭娮覩注入到柵SiO2層中將會(huì)引起界面陷阱積蓄電荷，經(jīng)過(guò)一段時(shí)間的電荷積累即會(huì)使得器件性能發(fā)生退化（

19、閾值電壓漂移、跨導(dǎo)降低和亞閾值斜率增大，甚至柵氧化層擊穿），這將危及到小尺寸MOSFET及其VLSI的可靠性。可見(jiàn)，MOS器件性能的退化主要是與較小的柵極電流IG有關(guān)，而與比它大幾個(gè)數(shù)量級(jí)的襯底電流Ib無(wú)關(guān)。Gsub4）對(duì)MOSFET熱載流子性能退化的評(píng)估：雖然MOS器件由于熱載流子效應(yīng)而發(fā)生的性能退化與襯底電流Ib無(wú)關(guān)，但卻可以通過(guò)b檢測(cè)此襯底電流來(lái)了解有關(guān)器件性能因熱電子而產(chǎn)生退化的狀況。若漏端電場(chǎng)為E,熱電子發(fā)生碰撞電離所需要的最小能量為E.,熱電子為獲得能量kTie（T是熱電子溫度）所走過(guò)的路程為兒則可給出Ib、IG與Ids的關(guān)系為ebGDS（E、L二口exP一碰撞電離過(guò)程b1DSqE

20、1I=CI-expG2DS越過(guò)界面勢(shì)壘的注入過(guò)程式中口和C2是比例常數(shù)。于是有（令p=Eb/E.）12biI(I)pP=CL(4-180)I21CI丿DS1DS從而通過(guò)檢測(cè)襯底電流，即可得知柵極電流的大小，從而就可以知道MOSFET發(fā)生性能的退化情況。由于熱電子效應(yīng)所導(dǎo)致MOSFET性能的退化過(guò)程，可能與打斷Si/SiO2界面上的Si-H鍵有關(guān)，或者說(shuō)與界面陷阱(密度為N.)的形成有關(guān)。這種性能的退化很類似于熱氧化速it率的過(guò)程，則有N=Cit3其中t是時(shí)間，C3是比例常數(shù)，耳界面勢(shì)壘激活能(3.2eV)+Si-H鍵離解能(0.3eV),n=0.50.75。由于熱電子退化而決定的MOSFET的

21、壽命工(或者稱為失效時(shí)間)，可定義為N.或AitVt(*N.)達(dá)到某個(gè)失效標(biāo)準(zhǔn)時(shí)的時(shí)間。若選取n=2/3，E/E.=2.9，即得到TittiDS丿-bDS丿(AV)1.5T(4-181)F是表征柵絕緣層質(zhì)量的系數(shù)；再根據(jù)Ib=(M-1)IDS(M是倍增系數(shù))，于是得到MOSFETbDS的壽命關(guān)系為(4-182)為了通過(guò)測(cè)量來(lái)得到失效時(shí)間T,以研究熱載流子退化的作用機(jī)理?？梢栽诟哂谡Ｆ脳l件下來(lái)進(jìn)行應(yīng)力測(cè)量(可用襯底電流和監(jiān)測(cè)時(shí)間來(lái)代表應(yīng)力的積累)，即在襯底電流最大時(shí)讓器件持續(xù)工作、并觀察作為失效標(biāo)志的性能參數(shù)變化；例如觀察閾值電壓，當(dāng)閾值電壓變化超過(guò)一定值(譬如10mV)時(shí)，即認(rèn)為已失效，由

22、此器件持續(xù)正常工作的時(shí)間即可得知失效時(shí)間。由(4-181)式，可以簡(jiǎn)明地給出失效時(shí)間與襯底電流之間的關(guān)系為,)切(I)-mT=BI)-m和T=Bl(4-183)1b2I'ds丿式中的B1和B2均為經(jīng)驗(yàn)參數(shù)。首先在幾個(gè)不同的高偏壓下測(cè)量出器件的失效時(shí)間，然后再利用上式進(jìn)行外推、得到正常工作條件下的失效時(shí)間。5) 改善器件熱載流子退化特性的措施：為了提高器件的穩(wěn)定性和可靠性，如何削弱或消除熱電子效應(yīng)的影響是一個(gè)很重要的問(wèn)題。根據(jù)以上的討論得知，為了避免寄生晶體管效應(yīng)，可以降低襯底電阻。而為了改善MOSFET的熱電子退化性能，可以采取的措施有如： 提高柵絕緣層的質(zhì)量(即增大F值)，否則熱電子

23、退化將限制著器件往深亞微米縮小。 合理設(shè)計(jì)漏極區(qū)結(jié)構(gòu)(讓漏極區(qū)也承受一部分電壓)，這就發(fā)展出所謂輕摻雜漏極區(qū)結(jié)構(gòu)(LDD,lighthdopeddrain)，即是在有效溝道和漏極區(qū)之間增加一個(gè)高阻區(qū)(n-區(qū)，摻雜濃度約為1018cm-3),以減弱漏極區(qū)附近的電場(chǎng)，如圖5所示；不過(guò)這種LDD結(jié)構(gòu)一般是適宜于較大尺寸的MOSFET，而對(duì)很小尺寸的MOSFET在工藝上比較難以控制。 適當(dāng)采用p-MOSFET。因?yàn)镾i中空穴的電離率較小，空穴的氧化層界面勢(shì)壘也較高,則對(duì)L>0.5pm的p-MOSFET，熱電子退化不嚴(yán)重；不過(guò)對(duì)Lv0.5pm的p-MOSFET，則仍必須考慮熱電子退化問(wèn)題。 適當(dāng)選

24、取最高源-漏電壓V，因?yàn)樵诓煌臏系篱L(zhǎng)度L和不同的V時(shí)，熱電DSmaxDSmax子作用的機(jī)理不同，如圖6所示。此外，MOSFET在關(guān)斷狀態(tài)時(shí)的泄漏電流也與柵氧化層質(zhì)量有關(guān)。因?yàn)闁艠O與漏極的交疊區(qū)將形成一個(gè)柵控MOS二極管。對(duì)于氧化層很薄的突變結(jié)，在某種偏置條件下該二極管會(huì)發(fā)生雪崩倍增，并產(chǎn)生從漏極p-n結(jié)流到襯底的泄漏電流；柵控MOS二極管的這種雪崩電流稱為柵極感應(yīng)漏極的泄漏電流（GIDL）。在一定的源-漏電壓下，n-MOSFET的溝道電流將隨著柵極電壓的減小而降低（最后進(jìn)入亞閾區(qū)）；則在某些柵極電壓下，漏極電流將會(huì)變成為GIDL電流。在短溝道器件中，當(dāng)處于關(guān)斷狀態(tài)（即柵極電壓為0）時(shí)，GID

25、L電流即是主要的截止電流成分。i-宜守生BJT導(dǎo)空?qǐng)D6不同的熱載流子作用機(jī)理（4）電極布線的退化：電極連線的失效主要是在工作時(shí)發(fā)生金屬原子的遷移而導(dǎo)致的一些問(wèn)題，產(chǎn)生這些問(wèn)題的機(jī)理主要有兩種，即電遷移和應(yīng)力遷移。一、電極連線的電遷移：微電子器件和電路的電極連線所發(fā)生的電遷移，是在電流密度很大（±105A/cm2）時(shí)出現(xiàn)的一種重要失效模式，即是連線金屬的原子在很大電流密度下產(chǎn)生遷移而造成連線斷裂或者短路的一種現(xiàn)象。對(duì)于大功率器件和VLSI,電遷移所造成的失效往往是一個(gè)重要的問(wèn)題。1）產(chǎn)生電遷移的機(jī)理：電極連線在許多“快速”電子的持續(xù)轟擊下，其中的原子可獲得動(dòng)量、并發(fā)生遷移擴(kuò)散；主要的擴(kuò)

26、散路徑是具有足夠空間的晶粒間界和連線表面（或者界面）。連線原子這種遷移的結(jié)果是造成一端原子缺失出現(xiàn)斷路，另一端原子堆積出現(xiàn)短路，從而造成互連失效，這就是電遷移現(xiàn)象。因?yàn)榫w中原子的擴(kuò)散遷移是一種激活的過(guò)程，所以電遷移的快慢還與溫度有關(guān)。在較熱的區(qū)域原子遷移快，在較冷的區(qū)域原子遷移慢，因此在金屬原子由熱區(qū)向冷區(qū)遷移時(shí)，容易發(fā)生原子堆積、形成小丘。顯然，電極連線的厚度T越大、寬度W越大，就越不容易發(fā)生由于電遷移所引起的失效。2）Black電遷移失效方程：由于發(fā)生電遷移的速率Rem與兩個(gè)因素有關(guān)：原子遷移過(guò)程的熱激活能EA（這與連線金屬多晶薄膜的結(jié)構(gòu)和表面狀況有關(guān)，一般約為0.40.8eV）；原子被

27、電子轟擊的速率決定于電流密度J。因此，電遷移的速率可表示為（經(jīng)驗(yàn)關(guān)系）：REM*Jnexp（EA/kT）這里電遷移的速率與電流密度J的n次方成正比，是因?yàn)閷?shí)驗(yàn)表明：在小電流密度時(shí)n=1，在通常發(fā)生電遷移的大電流密度時(shí)n=2。電遷移所造成的互連失效，可以采用50%失效的平均時(shí)間tMTF（即平均連線故障時(shí)間，MTF,meantimetofailure）來(lái)判定，該時(shí)間即表示了電極連線的使用壽命。因?yàn)殡娺w移平均失效時(shí)間與電遷移的速率成反比，所以有Black電遷移失效方程：tMTF=A（WT/Jn）exp（EA/kT）式中A為該連線的固有常數(shù)。該Black方程對(duì)于通過(guò)實(shí)驗(yàn)來(lái)推測(cè)電極連線的壽命非常有用。L

28、SI的使用條件通常規(guī)定為80oC和JV105A/cm2。但是為了推測(cè)出電極連線的壽命，一般是采用所謂加速失效實(shí)驗(yàn)，即一般在J>105A/cm2和150°C250°C條件下來(lái)進(jìn)行實(shí)驗(yàn)，得出多數(shù)樣品出現(xiàn)斷路或者短路時(shí)的平均時(shí)間（MTF）；然后再將所得結(jié)果根據(jù)Black方程外插到實(shí)際使用的條件下，即可求出電遷移平均失效時(shí)間。3）防止電遷移的措施： 盡量增加電極連線金屬膜的厚度和寬度，以降低電流密度。但這在VLSI中往往不是簡(jiǎn)單的事情。 因?yàn)檫B線金屬膜的表面是原子遷移的一種重要路徑，所以在金屬膜的表面上沉積一層所謂“阻擋層”（常用SiO2和Si3N4薄膜），即可增大電遷移激活

29、能，從而能夠提高電遷移平均失效時(shí)間（可提高825倍以上）。 因?yàn)檫B線金屬膜的晶粒間界是原子遷移的另一種重要路徑，所以增大多晶顆粒的尺寸、減小晶粒間界，也可以增大電遷移激活能，提高電遷移平均失效時(shí)間（有實(shí)驗(yàn)表明，小于2m的金屬連線反而其電遷移平均失效時(shí)間有所延長(zhǎng)，是所謂bamboo結(jié)構(gòu)的效應(yīng)）。 金屬Al電極因?yàn)槠湓淤|(zhì)量較小而容易發(fā)生電遷移,所以在Al中摻入適量的原子質(zhì)量較大的Cu或者Ti,即可增大電遷移激活能，從而提高電遷移平均失效時(shí)間（可提高一個(gè)數(shù)量級(jí)以上）。對(duì)于AlCu或者AlTi合金薄膜，其原子電遷移的路徑主要是表面（界面）所以可以在這些合金薄膜的表面上沉積一層阻擋層來(lái)進(jìn)一步提高其電遷

30、移平均失效時(shí)間。不過(guò)，采用合金薄膜時(shí)，連線的電阻率將有所增大。 采用多層結(jié)構(gòu)的電極連線，譬如在Al薄膜上再淀積TiW或者W/Ti薄膜。這種多層結(jié)構(gòu)的連線，一方面對(duì)于Al膜的表面增加了一層阻擋層，另一方面即使Al膜產(chǎn)生了電遷移，但仍然還有其它薄膜導(dǎo)電層存在，不會(huì)造成器件和IC失效。實(shí)際上這種多層電極結(jié)構(gòu)可以提高電遷移平均失效時(shí)間到一個(gè)數(shù)量級(jí)以上。二、電極連線的應(yīng)力遷移：電極連線的金屬膜當(dāng)發(fā)生原子遷移時(shí)，就會(huì)出現(xiàn)空洞、甚至斷裂，從而將可能造成電路失效。在IC中因?yàn)殡姌O連線斷裂所造成的失效主要有電遷移和應(yīng)力遷移兩種效應(yīng)。電極連線的應(yīng)力遷移是在大規(guī)模集成電路（如64KbitDRAM）中所發(fā)生的一種失效模式。這種失效模式與在大電流密度下所發(fā)生的電遷移失效模式不同