第六章 計(jì)數(shù)器2、任意進(jìn)制計(jì)數(shù)器的構(gòu)成1

1、0數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)閻石主編（第五版）閻石主編（第五版）信息科學(xué)與工程學(xué)院基礎(chǔ)部信息科學(xué)與工程學(xué)院基礎(chǔ)部1一同步二進(jìn)制計(jì)數(shù)器（一同步二進(jìn)制計(jì)數(shù)器（P278P278） 1同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器示例芯片示例芯片* *中規(guī)模集成的中規(guī)模集成的4 4位同步二進(jìn)制計(jì)數(shù)器位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):74161(74LS161):2、4位同步二進(jìn)制減法計(jì)數(shù)器位同步二進(jìn)制減法計(jì)數(shù)器（P284）3、4位同步二進(jìn)制可逆計(jì)數(shù)器位同步二進(jìn)制可逆計(jì)數(shù)器示例芯片示例芯片 a.單時(shí)鐘方式單時(shí)鐘方式74LS191b.雙時(shí)鐘方式雙時(shí)鐘方式74LS193

2、【 】?jī)?nèi)容內(nèi)容回顧回顧2二、同步十進(jìn)制計(jì)數(shù)器二、同步十進(jìn)制計(jì)數(shù)器（P287）1、同步十進(jìn)制加法計(jì)數(shù)器、同步十進(jìn)制加法計(jì)數(shù)器示例芯片示例芯片* *中規(guī)模集成的中規(guī)模集成的4 4位同步二進(jìn)制計(jì)數(shù)器位同步二進(jìn)制計(jì)數(shù)器741674160 0(74LS16(74LS160 0):):2、同步十進(jìn)制減法計(jì)數(shù)器（、同步十進(jìn)制減法計(jì)數(shù)器（P292）【 】?jī)?nèi)容內(nèi)容回顧回顧3、十進(jìn)制可逆計(jì)數(shù)器、十進(jìn)制可逆計(jì)數(shù)器74LS190：3【 】?jī)?nèi)容內(nèi)容回顧回顧* *中規(guī)模集成的中規(guī)模集成的4 4位同步二進(jìn)制計(jì)數(shù)器位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):74161(74LS161):其邏輯圖形符號(hào)及功能表如圖所示。其

3、邏輯圖形符號(hào)及功能表如圖所示。6.3.2 計(jì)數(shù)器計(jì)數(shù)器注：注：74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零步清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR DLD EPET輸出端工作狀態(tài)輸出端工作狀態(tài)0異步清零異步清零1011111111100預(yù)置數(shù)預(yù)置數(shù) （同步同步）保持保持（包括包括C）保持保持（但但C0）計(jì)數(shù)計(jì)數(shù)(a)邏輯圖形符號(hào)邏輯圖形符號(hào)（b）功能表功能表四位同步計(jì)數(shù)器四位同步計(jì)數(shù)器74161（74LS161）的圖形符號(hào)及功能表

4、）的圖形符號(hào)及功能表RDLDLD R D4【 】?jī)?nèi)容內(nèi)容回顧回顧*中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器74160 (74LS160 ):74160 (74LS160 ) 邏輯符號(hào)和功能表如圖所示。邏輯符號(hào)和功能表如圖所示。注：注：74LS160為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在1001時(shí)出現(xiàn)的，而時(shí)出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在為十六進(jìn)制，進(jìn)位脈沖是在1111時(shí)出時(shí)出現(xiàn)的。現(xiàn)的。6.3.2 計(jì)數(shù)器計(jì)數(shù)器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160R DLD EP ET輸出端工作狀態(tài)輸出端工作狀態(tài)0清零清零(異步異步）10

5、11111111100預(yù)置數(shù)預(yù)置數(shù)(同步同步）保持保持（包括包括C）保持保持（但但C0）計(jì)數(shù)計(jì)數(shù)(a)邏輯圖形符號(hào)邏輯圖形符號(hào)（b）功能表功能表同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器74160(74LS160)的圖形符號(hào)及功能表的圖形符號(hào)及功能表CLK5三、異步計(jì)數(shù)器三、異步計(jì)數(shù)器 在異步計(jì)數(shù)器中，有的觸發(fā)器直接受在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱為先后不一，故被稱為“ 異步計(jì)

6、數(shù)器異步計(jì)數(shù)器 ”。6三三 、異步計(jì)數(shù)器、異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器原則：每原則：每1位從位從“1”變變“0”時(shí)，向時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘式，時(shí)鐘CLK加在最低位，高位加在最低位，高位脈沖接在低位的脈沖接在低位的Q 端。在末位端。在末位+1時(shí)，從低位到高位逐位進(jìn)位方式時(shí)，從低位到高位逐位進(jìn)位方式工作。工作。.異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器7右圖是由右圖是由JK觸發(fā)器觸發(fā)器構(gòu)成的異構(gòu)成的異步步3位二進(jìn)位二進(jìn)制加法計(jì)制加法計(jì)數(shù)器。數(shù)器。波形如圖波形如

7、圖所示所示6.3.2 計(jì)數(shù)器8異步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘形式，時(shí)鐘CLK加在最低位，加在最低位，高位脈沖接在低位的高位脈沖接在低位的Q 端。在端。在末位末位-1時(shí)，從低位到高位逐位時(shí)，從低位到高位逐位借位方式工作。借位方式工作。原則：每原則：每1位從位從“0”變變“1”時(shí)，時(shí)，向高位發(fā)出借位，使高位翻向高位發(fā)出借位，使高位翻轉(zhuǎn)轉(zhuǎn)9右圖是由右圖是由JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的異步異步3位二進(jìn)位二進(jìn)制減法計(jì)數(shù)器。制減法計(jì)數(shù)器。波形如圖所示波形如圖所示6.3.2 計(jì)數(shù)器計(jì)數(shù)器102. 異步十進(jìn)制（加法

8、）計(jì)數(shù)器異步十進(jìn)制（加法）計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器原理：在原理：在4位二進(jìn)制異步位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，加法計(jì)數(shù)器上修改而成，要跳過(guò)要跳過(guò)1010 1111這六個(gè)這六個(gè)狀態(tài)狀態(tài)11由由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器,其邏輯電路如圖其邏輯電路如圖所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。6.3.2 計(jì)數(shù)器計(jì)數(shù)器111131232213100KQQJKJKQJKJ12*二五十進(jìn)制異步計(jì)數(shù)器二五十進(jìn)制異步計(jì)數(shù)器74LS290:其邏輯圖如圖所示其邏輯圖如圖所示6.3.2 計(jì)數(shù)器示例芯片（示例芯片（P298）

9、13CLK0為計(jì)數(shù)輸入端，為計(jì)數(shù)輸入端，Q0為輸出：二進(jìn)制計(jì)數(shù)器；為輸出：二進(jìn)制計(jì)數(shù)器；CLK1為輸入端，為輸入端，Q1、Q2、Q3為輸出：五進(jìn)制計(jì)數(shù)器；為輸出：五進(jìn)制計(jì)數(shù)器；CLK0為計(jì)數(shù)輸入端，為計(jì)數(shù)輸入端， CLK1與與Q0相連相連，Q0、Q1、Q2、Q3為輸出：十進(jìn)制計(jì)數(shù)器。為輸出：十進(jìn)制計(jì)數(shù)器。R01、R02：異步置異步置0(0000)輸入端輸入端S91、 S92：異步置異步置9(1001)輸入端輸入端14其邏輯符號(hào)及功能表如圖所示其邏輯符號(hào)及功能表如圖所示6.3.2 計(jì)數(shù)器R01R02CLK0S91S92Q1Q2Q3Q074LS290R01R02S91S921100Q3Q2Q1Q0

10、00000011置零置零說(shuō)明說(shuō)明置九置九000000二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器從從Q0輸出輸出五進(jìn)制計(jì)數(shù)器五進(jìn)制計(jì)數(shù)器從從Q3Q2Q1輸出輸出與與Qo相接相接十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器從從Q3Q2Q1Q0輸出輸出異步計(jì)數(shù)器異步計(jì)數(shù)器74LS29074LS290的邏輯符號(hào)和功能表的邏輯符號(hào)和功能表（a） 邏輯符號(hào)邏輯符號(hào)（b）功能表功能表CLK1CLK0CLK115常用TTL計(jì)數(shù)器 16四、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法四、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法 若已有若已有N進(jìn)制計(jì)數(shù)器（如進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器6.3.2 計(jì)數(shù)器計(jì)數(shù)器NMNM 任意進(jìn)制計(jì)數(shù)器任意進(jìn)

11、制計(jì)數(shù)器只能用已有的計(jì)數(shù)器芯片只能用已有的計(jì)數(shù)器芯片通過(guò)通過(guò)外電路的不同連接方式實(shí)現(xiàn)外電路的不同連接方式實(shí)現(xiàn)，即用組合電路產(chǎn)生，即用組合電路產(chǎn)生復(fù)位、置位信號(hào)得到任意進(jìn)制計(jì)數(shù)器。復(fù)位、置位信號(hào)得到任意進(jìn)制計(jì)數(shù)器。171. MN的情況的情況36（2 2）當(dāng)）當(dāng)M為素?cái)?shù)時(shí)，不能分解為為素?cái)?shù)時(shí)，不能分解為M1和和M2，采用整體，采用整體清清0/0/整體置數(shù)方式。整體置數(shù)方式。 首先將兩片首先將兩片N進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成位方式聯(lián)成NN M 進(jìn)制計(jì)數(shù)器，再按照進(jìn)制計(jì)數(shù)器，再按照MN的置的置零法和置數(shù)法構(gòu)成零法和置數(shù)法構(gòu)成M進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。此方

12、法適合任何此方法適合任何M進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成。進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成。37【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)100100進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。(1) 并行進(jìn)位，并行進(jìn)位，M=100=10*10。CLK計(jì)數(shù)輸入計(jì)數(shù)輸入進(jìn)位輸出進(jìn)位輸出111C1 2 3 4 5 61112 131415 16177 89 10Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D338【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)100100進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。(2) 串行進(jìn)位，串行進(jìn)位，M=100=

13、10*10。CLK計(jì)數(shù)輸入計(jì)數(shù)輸入？思考：思考：為什么進(jìn)位端要加一個(gè)反相器？為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？不加會(huì)有什么結(jié)果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3139CLK1 2 3 4 5 61112 131415 16177 89 101819 2021C為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？C 40【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)2424進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。整體置零法整體置零法進(jìn)位輸進(jìn)位輸出出COM=24，

14、在，在SM=S24=0010 0100處反饋清零。處反饋清零。CLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31141CLKCO1 2 3 4 5 61819 202122 232442【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)2424進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸進(jìn)位輸出出COCLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=24，在，在Si+

15、M-1=S23=0010 0011處反饋置零。處反饋置零。43【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)2424進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸進(jìn)位輸出出COCLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=2, M=24，在，在Si+M-1=S25=0010 0101處反饋置零。處反饋置零。144【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)6363進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。整體置零法整體置零法進(jìn)位輸出進(jìn)位輸出M=63，在，在SM=S63=0110 0011處反饋清零。

16、處反饋清零。CLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31145【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)6363進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸出進(jìn)位輸出CLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=63，在，在Si+M-1=S62=0110 0010處反饋置零。處反饋置零。46【例例】用用7416074160實(shí)現(xiàn)實(shí)現(xiàn)6363進(jìn)制計(jì)數(shù)器。

17、進(jìn)制計(jì)數(shù)器。整體置數(shù)法整體置數(shù)法進(jìn)位輸出進(jìn)位輸出CLK計(jì)數(shù)輸入計(jì)數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=6, M=63，在，在Si+M-1=S68=0110 1000處反饋置零。處反饋置零。147【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成構(gòu)成53進(jìn)制加法計(jì)數(shù)器。進(jìn)制加法計(jì)數(shù)器。解：用整體法先將兩片解：用整體法先將兩片74LS161構(gòu)成構(gòu)成256進(jìn)制進(jìn)制（1616進(jìn)制），該進(jìn)制），該256進(jìn)制計(jì)數(shù)器實(shí)際為二進(jìn)制計(jì)進(jìn)制計(jì)數(shù)器實(shí)際為二進(jìn)制計(jì)數(shù)器數(shù)器(28)

18、,6.3.2 計(jì)數(shù)器計(jì)數(shù)器注意！注意！故若由故若由74LS161構(gòu)成構(gòu)成53進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器，先要將先要將53化成二進(jìn)制數(shù)碼，化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)53進(jìn)制。進(jìn)制。48253 余余 1 K0262 余余 0 K1132 余余 1 K262 余余 0 K332 余余 1 K41轉(zhuǎn)換過(guò)程：轉(zhuǎn)換過(guò)程：(53)D=( )B例：例：11 0101商為商為02 余余 1 K4049【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)構(gòu)成成53進(jìn)制加法計(jì)數(shù)器。進(jìn)制加法計(jì)數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計(jì)

19、數(shù)器，其構(gòu)成的進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)碼化成二進(jìn)制數(shù)碼6.3.2 計(jì)數(shù)器計(jì)數(shù)器（53)D（110101)B（0011 0101)B（1）整體置零法實(shí)現(xiàn)）整體置零法實(shí)現(xiàn)53進(jìn)制。（進(jìn)制。（M=53）BDSR）（0101001153 50利用整體置零法由利用整體置零法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計(jì)數(shù)器如進(jìn)制加法計(jì)數(shù)器如圖所示。圖所示。實(shí)現(xiàn)從實(shí)現(xiàn)從0000 00000000 0000到到0011 01000011 0100的的5353進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器十進(jìn)制數(shù)十進(jìn)制數(shù)5353對(duì)應(yīng)的二進(jìn)制數(shù)為對(duì)應(yīng)的二進(jìn)制

20、數(shù)為0011 0101 0011 0101 1 0 1 01 1 0 0BDSR）（0101001153 51【例例】試?yán)弥昧惴ê椭脭?shù)法由兩片試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)構(gòu)成成53進(jìn)制加法計(jì)數(shù)器。進(jìn)制加法計(jì)數(shù)器。解：若由解：若由74LS161構(gòu)成構(gòu)成53進(jìn)制計(jì)數(shù)器，其構(gòu)成的進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先要將故先要將53化成二進(jìn)制數(shù)碼化成二進(jìn)制數(shù)碼6.3.2 計(jì)數(shù)器計(jì)數(shù)器（53)D（110101)B（0011 0101)B（2）整體置數(shù)法實(shí)現(xiàn)）整體置數(shù)法實(shí)現(xiàn)53進(jìn)制。進(jìn)制。(M=53)作為初態(tài)作為初態(tài)選定選定00000000)1(0 SB5201000011）（SDL52利用整體置數(shù)法由利用整體置數(shù)法由74LS161構(gòu)成構(gòu)成53進(jìn)制加法計(jì)數(shù)器如進(jìn)制加法計(jì)數(shù)器如圖所示。圖所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK計(jì)數(shù)脈沖計(jì)數(shù)脈沖1由由74LS161構(gòu)成的構(gòu)成的5353進(jìn)制加法計(jì)數(shù)器進(jìn)制加法計(jì)數(shù)器實(shí)現(xiàn)從實(shí)現(xiàn)從0000 00000000 0000到到0