如何提高設(shè)計能力以及應(yīng)對研發(fā)挑戰(zhàn)

1、如何提高設(shè)計能力以及應(yīng)對研發(fā)挑戰(zhàn)在具體設(shè)計過程中，EMI/EMC低噪聲設(shè)計、RF設(shè)計、信號處理、電源管理等仍是困擾最多工程師的最主要技術(shù)挑戰(zhàn)；在工程層面的挑戰(zhàn)方面，本錢制約高居榜首，并且比例有所提高，缺乏先進的測試和測量儀器”今年躍居第二，緊跟其后的對相關(guān)標準不理解與缺乏最新器件的信息”比例相當（見表2）。本刊特別邀請一些具有深厚技術(shù)背景的業(yè)界資深專家，來分享他們對提高設(shè)計能力以及應(yīng)對各種挑戰(zhàn)的獨到見解。這些專家分別來自測試設(shè)備廠商、領(lǐng)先半導(dǎo)體和相關(guān)技術(shù)供給商以及本地同處研發(fā)一線的系統(tǒng)廠商，可以說頗具權(quán)威性和代表性。我們可以看到RF設(shè)計的一個開展趨勢就是越來越多的局部會通過數(shù)字電路來實現(xiàn)，這就

2、需要精通數(shù)字和射頻微波的綜合型人才；另一方面，研發(fā)的手段也需要更新，包括仿真工具和測試驗證手段，這往往要結(jié)合工程師的多年經(jīng)驗才能充分發(fā)揮其成效，因為任何一個細微的變化都可能引起設(shè)計質(zhì)量的改變，比方對于設(shè)計驗證，我們可能會使用探頭連接方式來測試，任何探頭都會對被測對象帶來負載效應(yīng)，假設(shè)能得到探頭及其連接附件的仿真模型（如SPICEmodel）,那么可以仿真其負載效應(yīng)。對于低噪聲電路設(shè)計的驗證，我們要清楚測試設(shè)備本身的噪聲是多大。無線通信設(shè)備的調(diào)制和解調(diào)局部可能完全用數(shù)字局部實現(xiàn)，手邊的邏輯分析儀等工具是否支持星座圖測試、EVMW試就變得很關(guān)鍵；而對于FPG破計，能否驗證其內(nèi)部節(jié)點和外圍電路之間的

3、實時互動關(guān)系是很重要，選擇適當?shù)腇PGA和測試設(shè)備支持insight調(diào)試變得相對重要。高速電路設(shè)計的測試和驗證很困難，許多芯片封裝是BGA勺形式，無法探測到一些關(guān)鍵信號，同時對于一些高速信號，標準上的定義往往是針對芯片管腳，而您能接觸到的測試點往往是距管腳有一段距離，其間可能會有電容或一段傳輸線，如何能得到無法直接觸及的點的波形非常關(guān)鍵；還有一種情況，在芯片管腳處測得的信號眼圖是閉合的，但實際上，電路系統(tǒng)運行正常，這可能是因為在芯片內(nèi)部會對信號進行專門的DSP處理，處理以后的眼圖是完全張開的，只是由于這一局部完全用數(shù)學(xué)的方法實現(xiàn)，設(shè)計者無法直接探測而已，如何解決這類問題呢，工程師可以結(jié)合仿真軟

4、件和測量工具，將建模、仿真分析、實際量測融為一體，根據(jù)實際測量點得波形推斷其它點的波形，或推斷經(jīng)過某種特殊數(shù)學(xué)處理之后的波形。很多情況下，我們受到經(jīng)費的限制，無法得到很高級的儀器，但這并不意味著無法提升研發(fā)水平，因此要充分發(fā)揮現(xiàn)有資源的優(yōu)勢。例如，假設(shè)您從事寬帶通信系統(tǒng)（如信號帶寬超過80MHz）勺研發(fā)，可能不必擔憂沒有一臺動態(tài)范圍很高的儀器，因為寬帶信號本身的動態(tài)范圍可能就不高，也許一臺矢量示波器就完全勝任這一測量任務(wù)。安捷倫試圖從兩個角度來幫助工程師提高的研發(fā)水平。首先，我們最近大大加強了仿真軟件對信號完整性和EMI/EMS析的功能，更重要的是，該仿真軟件可以和安捷倫的示波器、邏輯分析儀、

5、頻譜分析儀、射頻信號源等測量工具合在一起使用，構(gòu)成一個閉環(huán)的半實物仿真測試驗證測試環(huán)境。其次，安捷倫力圖讓簡單的儀器能夠完成復(fù)雜的測量驗證功能，比方具混合信號示波器只是在普通示波器的根底上集成了額外的16個邏輯通道，本錢遠比邏輯分析儀加上示波器的方案低許多。另外，使普通的示波器和邏輯分析儀可以支持矢量信號的解調(diào)或解碼分析，這無疑可以節(jié)約大量的專用設(shè)備測試費用。坦白地說，我很驚訝地看到EMI/EMC低噪聲以及RF設(shè)計成為中國設(shè)計者面臨的最主要挑戰(zhàn)。這也反映出中國的設(shè)計水平上了一個臺階，顯示他們已經(jīng)跨越邏輯設(shè)計階段，正處于質(zhì)量設(shè)計階段。以EMI/EMCg計為例，只有好的系統(tǒng)/印刷電路板EMCg計是

6、不夠的。為了在芯片級獲得好的EMI/EMC性能，必須在芯片設(shè)計規(guī)劃階段就要予以考慮。諸如片上電源布線、總線電容、電源柵格電容以及外部耦合電容等都要仔細考慮。在芯片設(shè)計結(jié)束之前必須對EMCW差進行深入的計算和分析。在我看來，最大的工程級挑戰(zhàn)就是缺乏有經(jīng)驗的、熟知整個開發(fā)流程的工程管理者。當然每個工程都面臨本錢限制，由于中國的運營本錢較低，我們應(yīng)該能夠?qū)崿F(xiàn)較低的本錢。然而，獲得一個經(jīng)驗豐富的工程經(jīng)理似乎比方何管理本錢更難。英飛凌正致力于將最新的技術(shù)帶到中國，我們也為中國帶來了很多有挑戰(zhàn)的新工程。通過實際的工程，工程師將能提高研發(fā)的水平，僅從理論課程/培訓(xùn)是不可能獲得這種提高的。所以我的建議是多動手

7、、多實踐，你將獲益匪淺。中國確實擁有能干的研發(fā)工程師，工程師、大學(xué)和研發(fā)團隊的素質(zhì)不斷提高，研發(fā)能力不斷進步，相比其他興旺國家，研發(fā)的創(chuàng)新以及研發(fā)成果轉(zhuǎn)化為商業(yè)產(chǎn)品的能力必須進一步增強，以幫助提高投資回報。對于如何應(yīng)對RF設(shè)計挑戰(zhàn)，我認為經(jīng)驗不是一夜之間得來的，考慮到上市時間和遵守標準要求，工程師和制造商應(yīng)該評估和充分利用某些供給商提供的經(jīng)過驗證的參考設(shè)計。為了設(shè)計一個具有本錢效益的系統(tǒng)，需要瞄準未來2-3年的趨勢盡早對系統(tǒng)的要求進行清晰的定義。開發(fā)者需要預(yù)先制定好清晰的策略和開展藍圖，而不是臨時來選擇恰好滿足要求的特殊解決方案。對于大公司，他們應(yīng)該培養(yǎng)與少數(shù)頂尖制造商的長期合作關(guān)系，然后一同

8、進行系統(tǒng)的定義。這樣，他們就能躲避那些最終會拖慢產(chǎn)出和上市時間的一系列問題。供給商們越來越多地提供完整平臺解決方案，而不只是某一點上的元器件方案，這為具有研發(fā)能力的公司帶來高價值。這些供給商能夠幫助中國工程師理解完整系統(tǒng)中的問題，與后者一起定義適合特定領(lǐng)域或客戶需求的下一代方案，并實現(xiàn)產(chǎn)品的差異化。對于高性能電子設(shè)計，諸如電信應(yīng)用，電源管理和信號完整性目前是兩項重要的技術(shù)挑戰(zhàn)。在電源管理方面，設(shè)計者需要同時降低靜態(tài)功耗和動態(tài)功耗以在功率預(yù)算內(nèi)實現(xiàn)更好的性能。例如，我們的客戶借助Xilinx特有的可減少漏電流而不影響性能的90nm三柵極氧化層(tripleoxide)技術(shù)來降低靜態(tài)功耗。90nm

9、工藝使晶體管尺寸更小，柵極電容就減少了，加上使用高性能、低功耗的嵌入式硬IP內(nèi)核,設(shè)計者還可以降低動態(tài)功耗。至于信號完整性，設(shè)計應(yīng)該使用擾最小化以增強高速應(yīng)用的系統(tǒng)性能，包括普遍使用的存儲器接口。我們的客戶通過整合最新的SparseChervon輸出管腳位圖來減少用擾，這種位圖將地和電源管腳布置成靠近每個信號管腳。封裝內(nèi)耦合電容方案和連續(xù)的電源/地線面也可有助于減少電子設(shè)計中的串擾。幾乎每一位電子設(shè)計者都會遇到增加系統(tǒng)級性能、降低整體本錢和更快速面市這三大挑戰(zhàn)。在我看來，電子設(shè)計者的最好時機是使用可編程技術(shù)來解決上述挑戰(zhàn)。如今平臺FPGA成了4種主要的IC技術(shù)-邏輯、串行連接、DS環(huán)口嵌入式處

10、理，這使得設(shè)計者能夠開發(fā)可編程的系統(tǒng)級設(shè)計。另外，相比ASIC方案，電子設(shè)備制造商可通過使用FPG林顯著降低R&D工程的風(fēng)險。我認為中國研發(fā)社群最優(yōu)先應(yīng)該做的事情就是迅速學(xué)習(xí)最新IC技術(shù)和設(shè)計方法學(xué)，以便創(chuàng)立面向本地市場和出口業(yè)務(wù)的創(chuàng)新產(chǎn)品。半導(dǎo)體供給商應(yīng)該通過技術(shù)演示、培訓(xùn)中心和商展以及研討會、網(wǎng)站指南文章加速對本地設(shè)計工程師的知識轉(zhuǎn)移過程，同時必須提供易用的設(shè)計工具、IP內(nèi)核、參考設(shè)計以及開發(fā)套件。另外，元器件公司可以與本地客戶和大學(xué)形成合作伙伴關(guān)系、建立聯(lián)合實驗室，以提升后者的R&DK平和為中國市場開發(fā)新的應(yīng)用。工程的時間進度是研發(fā)人員的重要挑戰(zhàn)。由于中國企業(yè)普遍希望將產(chǎn)品的研發(fā)周期縮短

11、，使得產(chǎn)品的質(zhì)量難以保證，而且產(chǎn)品的功能也會受到影響。這對設(shè)計工程師造成很大的困難，容易造成工程的失敗。設(shè)計經(jīng)驗也是挑戰(zhàn)。中國的工程師普遍年輕化，對產(chǎn)品的理解比擬淺，而且喜歡不停地更換工程，不把一個工程做精，實際上對個人的開展是不利的。一個工程做不到2年，實際上并沒有完全理解這個工程，沒有理解設(shè)計的精粹，感覺都懂了，實際上是一知半解。提高設(shè)計能力的途徑：(1) 解剖成功的產(chǎn)品，學(xué)習(xí)先進的設(shè)計理念。先進的設(shè)計理念是工程師成功的關(guān)鍵，多看多琢磨是最好的學(xué)習(xí)途徑，一流的工程師，需要具備一流的設(shè)計理念；(2) 要有人跟蹤最新的標準動態(tài)，掌握技術(shù)開展動態(tài)，提前做好技術(shù)的儲藏工作，減少產(chǎn)品研發(fā)的周期；(3

12、) 要在思想上提高樹立做精品的理念。設(shè)計一個成功的產(chǎn)品首先要有做精品的意識，才可能做出最好的產(chǎn)品。間接參數(shù)設(shè)計和驗證是許多中國設(shè)計工程師的共同障礙，這通常被稱為是缺乏經(jīng)驗或布板問題。這種問題包括：啟動設(shè)計、容差和異常狀態(tài)或輸入的恢復(fù)設(shè)計、連線的傳輸建模和EMI。在很多情況下，過分依賴和指望仿真工具會使簡單的問題復(fù)雜化，而在設(shè)計初期參考許多物理過程根底理論、配合工具驗證可以快速有效地改良設(shè)計。在實踐中，快速響應(yīng)、大電流電源帶來的問題多數(shù)與布板過程中粗心的元件布局以及相關(guān)的布線有關(guān)。信號鏈中的鉗位和功率水平規(guī)劃是RF設(shè)計中的一個普遍問題，而這些問題最終可能導(dǎo)致誤碼率提高或功耗增加。理解其物理機制以

13、及信號的表現(xiàn)方式是成功設(shè)計一個電路的良好開端。應(yīng)對本錢制約”挑戰(zhàn)實際上是一個在削減支出和保證可實現(xiàn)性之間的折衷優(yōu)化過程。即使市場價格壓力很大，也需要謹慎保持一定的設(shè)計余量和容差。必要時，設(shè)計師須堅持保存設(shè)計余量和容差，而可以裁減掉一些功能和特性。低設(shè)計余量和低容差會導(dǎo)致較高的現(xiàn)場故障風(fēng)險。余量和容差是具體電路設(shè)計領(lǐng)域的問題，但是對工程級的挑戰(zhàn)也有著重要影響。功能、特性的裁減和組合通常是本錢控制更有效的途徑。選擇那些能夠提供生產(chǎn)過程測試和驗證設(shè)計的參考方案是平安快速進入市場的捷徑。做任何設(shè)計工作，迎接任何設(shè)計挑戰(zhàn)，掌握技術(shù)、受過良好培訓(xùn)的工程師隊伍都是必不可少的。另外，我認為面市時間和缺乏對系統(tǒng)

14、的宏觀理解是兩項重大挑戰(zhàn)。研究(Research)是做技術(shù)研究，開發(fā)(Develop)是在技術(shù)研究的根底上進行開發(fā)，這都需要一段時間，也是一種本錢。如何能夠在最早的時間里把產(chǎn)品做出來，放到市場上，對每個公司來說都非常重要然而也是一大挑戰(zhàn)。另外，本錢制約和對整個系統(tǒng)的理解缺乏同樣形成了挑戰(zhàn)。怎樣在短時間內(nèi)、在控制本錢的情況下，把大的系統(tǒng)整合到一起，很快做出產(chǎn)品，需要有很強的工程管理能力，而在這方面，中國的經(jīng)驗還不夠先進。在幫助工作提升中國設(shè)計能力方面，首先，飛利浦半導(dǎo)體將R&D方面的技術(shù)優(yōu)勢移植到中國，把比擬復(fù)雜的工程拿到中國來做。我們目前在上海成立“消費半導(dǎo)體創(chuàng)新中心(CBIC)就是一個很好的

15、例子。下一步那么應(yīng)該協(xié)助中國使整體的R&D環(huán)境更成熟，而并不是簡單地把R&D的結(jié)果帶到中國來賣，這樣可以形成一個環(huán)境，使整個行業(yè)和行業(yè)中的各個群體都受益。在中國，大局部電子工程師面臨產(chǎn)品快速面市和花時間掌握技術(shù)的兩難境地。我在拜訪客戶過程中發(fā)現(xiàn)很多工程師以他們的經(jīng)驗足以能很快地解決電路中的問題，但他們中的大局部人沒有時間或意愿用電子學(xué)理論去研究這些問題的根源，這會阻礙工程師進一步提高他們的設(shè)計能力。當他們遇到不熟悉的領(lǐng)域和情況，沒有正確理論的幫助，他們的經(jīng)驗可能就不太有效了。對于EMI/EMC低噪聲設(shè)計、RF設(shè)計這三種設(shè)計挑戰(zhàn)，寄生參數(shù)是非常關(guān)鍵的，這需要工程師具有良好的理論根底并不斷實踐；更

16、加注重細節(jié)是提高解決這三種挑戰(zhàn)能力的另一個重要方面。在高頻或低噪聲系統(tǒng)中，每個功能塊都會影響整體系統(tǒng)性能，有些時候，工程師需要學(xué)習(xí)IC的內(nèi)部結(jié)構(gòu)以便開發(fā)出最優(yōu)化的電路。本錢制約、”缺乏先進的測試和測量儀器和對相關(guān)標準不理解這三項挑戰(zhàn)均與技術(shù)資源的長期投資有關(guān)。為了有效減少系統(tǒng)本錢，工程師必須很好了解系統(tǒng)，系統(tǒng)需要的是什么，權(quán)衡折衷的標準是什么。這需要工程師（特別是系統(tǒng)工程師）花時間研究市場和客戶。后兩項只是一個時間和資金的投入問題。沒有投資，公司將總是依賴芯片或技術(shù)供給商以及第三方。作為IC供給商，TI提供許多工具以使設(shè)計更簡便。這些工具包括數(shù)據(jù)手冊、新技術(shù)的白皮書、評估板，參考設(shè)計、設(shè)計軟件

17、、選擇指南、應(yīng)用說明書、免費軟件代碼實例、定制設(shè)計效勞等，可幫助中國工程師開發(fā)具有良好特性、高性能和低本錢的個性化產(chǎn)品。實際動手是提高設(shè)計能力的最好途徑，做工程的多少與工程師的水平成正比，同時也要求工程師要不斷的總結(jié)經(jīng)驗和教訓(xùn)。我是負責(zé)產(chǎn)品測試的高級工程師和主管，對于解決一些主要挑戰(zhàn)有一些體會。1 .新功能的測試：這往往需要幾個部門協(xié)同工作。硬件部門提供原理圖及相應(yīng)的產(chǎn)品性能文檔，軟件部門提供相應(yīng)的軟件，測試部門才能研究出最適合的測試方案。測試方案包括新的測試軟件、測試硬件、測試夾具和測試儀器。2 .客戶的新需求：目前，客戶對產(chǎn)品的本錢控制得越來越嚴，希望盡可能復(fù)用已有的生產(chǎn)測試設(shè)備，目的就是

18、盡量不做新的投資。這就對測試方案提供者帶來巨大的挑戰(zhàn)：如何能在規(guī)定的時間內(nèi)，基于客戶提供的設(shè)備，向客戶交付成熟的測試方案呢？答案是需要測試部門內(nèi)部的協(xié)同工作：測試硬件工程師要評估客戶的現(xiàn)有硬件標準，明確其可行性，并可能開發(fā)新的測試板卡以適應(yīng)需求；測試軟件工程師要重新編寫儀器的驅(qū)動，優(yōu)化甚至大規(guī)模修改已有的測試軟件。在兩者分別完成各自的工作后，還要進行聯(lián)合調(diào)試。這樣的工作就需要測試工程師有扎實的根本功和靈活的變通能力。在平時的工作中就要多積累，有了足夠的技術(shù)積淀，就能沉著應(yīng)對，否那么會因此延遲工程投產(chǎn)時間以至失去最好的上市時間甚至客戶的信任。新的測試技術(shù)和測試儀器每個月都會被推出，測試工程師要想保持其技術(shù)的先