數(shù)電課后答案康華光第五版(完整)

1、第一章數(shù)字邏輯習(xí)題1. 1數(shù)字電路與數(shù)字信號(hào)1.1.2圖形代表的二進(jìn)制數(shù)0101101001. 1 . 4 一周期性數(shù)字波形如圖題所示，試計(jì)算：1周期；2頻率；3占空比例MSBII LSB0 1 211 12 ms解:因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期，T=10ms頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%1.2數(shù)制4 將以下十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)要求轉(zhuǎn)換誤差不大于22127 42.718解：2 127D= 27-1= 10000000B-1= 11

2、11111B= 177O= 7FH4 2.718D=(10.1011)B=(2.54)0=(2.B)H1.4二進(jìn)制代碼將以下十進(jìn)制數(shù)轉(zhuǎn)換為8421BCD碼：143 3254.25解：43D= 01000011BCD試用十六進(jìn)制寫(xiě)書(shū)以下字符繁榮ASC H碼的表示：P281+ 2 3you (4)43解：首先查出每個(gè)字符所對(duì)應(yīng)的二進(jìn)制表示的asc n碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制數(shù)表示。1“ + 的 ASC n 碼為 0101011，那么00101011B= 2BH2 的 ASC n 碼為 1000000,(01000000)B=(40)H(3) you的ASC n碼為本1111001,1101

3、111,1110101對(duì)應(yīng)的十六進(jìn)制數(shù)分別為79,6F,75(4) 43的ASC n碼為0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為34,331.6邏輯函數(shù)及其表示方法在圖題中，輸入信號(hào) A , B'的波形，畫(huà)出各門(mén)電路輸出L的波形。A4=L卜|£s 人TLTLTLB J L 1l_(3) A B AB AB A® B=AB+AB解：真值表如下ABA BABABA BAB +AB0001011011000010100001100111由最右邊2欄可知，A B與AB +AB的真值表完全相同。用邏輯代數(shù)定律證明以下等式 A ABC ACD (C D)E A C

4、D E解：A ABC ACD (C D)EA(1 BC) ACD CDEA ACD CDEA CD CDEA CD E用代數(shù)法化簡(jiǎn)以下各式(3) AB(C(BC)解：Abc(bC)(AB C)(BC)ABACBBBC CB CABC(ABB 1)ABCAB)(AB) (AB)(AB)解：AB)(AB) (AB)(AB)A BA 1B (A B)(A B)B AB ABAB BA BAB(9) ABCD ABD BCD ABCBD BC解：ABCD ABD BCD ABCBD BCABC(D D) ABD BC(D C)B(AC AD C D)B(A CAD)B(A C D)AB BC BD畫(huà)出

5、實(shí)現(xiàn)以下邏輯表達(dá)式的邏輯電路圖，限使用非門(mén)和二輸入與非門(mén)(1) L AB AC L D(A C) L (A B)(C D)L222 函數(shù)L A, B, C, D的卡諾圖如下列圖，試寫(xiě)出函數(shù)L的最簡(jiǎn)與或表達(dá)式凱00ulIL10ao11011li11011解：L(A, B,C,D) BCDBCDBCD ABD用卡諾圖化簡(jiǎn)以下個(gè)式1ABCD ABCD ABADABC解：ABCD ABCD ABADABCABCD ABCDAB(C C)(D D) AD(B B)(C C) ABC(D D)ABCD ABCDABCD ABCD ABCD ABCD ABCD6L(A,B,C,D)m(0,2,4,6,9,1

6、3)d(1,3,5,7,11,15)解:廠1K11XX1J1XILALAD7L(A,B,C,D) m(0,13,14,15)d(1,2,3,9,10,11)解：XX11 XVXXL AD AC AB2.2.4 邏輯函數(shù)L AB BC CA，試用真值表，卡諾圖和邏輯圖限用非門(mén)和與非門(mén)表示解:1由邏輯函數(shù)寫(xiě)出真值表ABCL000000110101011110011011110111102由真值表畫(huà)出卡諾圖3由卡諾圖，得邏輯表達(dá)式L AB BC AC用摩根定理將與或化為與非表達(dá)式L AB BC AC AB BC AC4由函數(shù)的與非-與非表達(dá)式畫(huà)出邏輯圖第三章習(xí)題3.1 MOS邏輯門(mén)電路根據(jù)表題所列的

7、三種邏輯門(mén)電路的技術(shù)參數(shù)，試選擇一種最適宜工作在高噪聲環(huán)境下的門(mén)電路。表題邏輯門(mén)電路的技術(shù)參數(shù)表VoH (min) /VV OL(max) NViH (min) /VVIl (max) / V邏輯門(mén)A2.40.420.8邏輯門(mén)B3.50.22.50.6邏輯門(mén)C4.20.23.20.8解：根據(jù)表題 所示邏輯門(mén)的參數(shù)，以及式丨和式，計(jì)算出邏輯門(mén) A的 高電平和低電平噪聲容限分別為：Vnha =Voh (min) Vh (min) =2.4V 2V=0.4V/nLA (max) =VlL (max) /Ol (max) =0.8V 0.4V=0.4V同理分別求出邏輯門(mén)B和C的噪聲容限分別為：Vnhb

8、 =1VVnLB =0.4VVnHC =1VVnlc =0.6V電路的噪聲容限愈大，其抗干擾能力愈強(qiáng)，綜合考慮選擇邏輯門(mén)C根據(jù)表題所列的三種門(mén)電路的技術(shù)參數(shù),計(jì)算出它們的延時(shí)-功耗積,并確定哪一種邏輯門(mén)性能最好表題邏輯門(mén)電路的技術(shù)參數(shù)表tpLH / nstpHL / nsPo/mW邏輯門(mén)A11.216邏輯門(mén)B568邏輯門(mén)C10101解:延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積，即DP = tpdPD根據(jù)上式可以計(jì)算出各邏輯門(mén)的延時(shí)-功耗分別為tPLH tPHL(11.2) ns"12DPa =R=*16mw=17.6*10J=17.6PJ2 2同理得出：DPb=44PJ DPc=10P

9、J,邏輯門(mén)的DP值愈小，說(shuō)明它的特性愈好，所以邏輯門(mén)C的 性能最好.為什么說(shuō)74HC系列CMOS與非門(mén)在+5V電源工作時(shí)，輸入端在以下四種接法下都屬 于邏輯0: (1)輸入端接地；(2)輸入端接低于1.5V的電源；(3)輸入端接同類與非門(mén)的輸 出低電壓0.1V;輸入端接10kQ的電阻到地.解:對(duì)于74HC系列CMOS門(mén)電路來(lái)說(shuō)，輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為：Vol =0.1V, Vil=1.5V,因此有:(1) Vi =0< Vil =1.5V,屬于邏輯門(mén) 0 Vi<1.5V=ViL,屬于邏輯門(mén)0(3) Vi <0.1<Vil =1.5V,屬于邏輯門(mén) 0由于CMOS管

10、的柵極電流非常小，通常小于1uA,在10kQ電阻上產(chǎn)生的壓降小于10mV即Vi <0.01V< Vil =1.5V,故亦屬于邏輯 0.求圖題所示電路的輸出邏輯表達(dá)式 .解:圖解所示電路中 L仁AB ,L2= BC ,L3= D ,L4實(shí)現(xiàn)與功能，即L4=L1 ? L2 ? L3,而L= L牛E ,所以輸出邏輯表達(dá)式為 L= ABBCDE圖題表示三態(tài)門(mén)作總線傳輸?shù)氖疽鈭D，圖中n個(gè)三態(tài)門(mén)的輸出接到數(shù)據(jù)傳輸總線，D1 , D2 ,Dn為數(shù)據(jù)輸入端，CS1, CS2CSn為片選信號(hào)輸入端 試問(wèn)：(1) CS信號(hào)如何進(jìn)行控制，以便數(shù)據(jù)D1,D2,Dn通過(guò)該總線進(jìn)行正常傳輸；(2)CS信號(hào)能

11、否有兩個(gè)或兩個(gè)以上同時(shí)有效 ？如果出現(xiàn)兩個(gè)或兩個(gè)以上有效，可能發(fā)生什么情況？ (3)如果 所有CS信號(hào)均無(wú)效，總線處在什么狀態(tài)？DnCEtl陽(yáng)CS2DICS1解：(1)根據(jù)圖解可知片選信號(hào)CS1, CS2CSn為高電平有效，當(dāng)CSi=1時(shí)第i個(gè)三 態(tài)門(mén)被選中，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上，根據(jù)數(shù)據(jù)傳輸?shù)乃俣龋謺r(shí)地給 CS1 ,CS2CSn端以正脈沖信號(hào)，使其相應(yīng)的三態(tài)門(mén)的輸出數(shù)據(jù)能分時(shí)地到達(dá)總線上(2) CS信號(hào)不能有兩個(gè)或兩個(gè)以上同時(shí)有效，否那么兩個(gè)不同的信號(hào)將在總線上發(fā)生沖突，即總線不能同時(shí)既為0又為1.(3) 如果所有CS信號(hào)均無(wú)效，總線處于高阻狀態(tài).3.1.12 試分析所示的CMO

12、S電路，說(shuō)明它們的邏輯功能LA B解：對(duì)于圖題3.1.12 Ca所示的CMOS電路，當(dāng)EN =0時(shí)，Tp2和Tn2均導(dǎo)通，和Tn1構(gòu)成的反相器正常工作，L= A，當(dāng)EN =1時(shí)，Tp2和Tn2均截止，無(wú)論 A為高電平還是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解所示，該電路是低電平使能三態(tài)圖題 b所示CMOS電路，EN =0時(shí)，Tp2導(dǎo)通，或非門(mén)翻開(kāi),Tpi和Tn1構(gòu)成反相器正常工作，L=A ;當(dāng)EN =1時(shí)，Tp2截止，或非門(mén)輸出低電平，使Tn1截止，輸出端處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其表示符號(hào)如圖題解 b所示。同理可以分析圖題 c和圖題d所示的CMOS電路，它們分別為高電

13、平使能三態(tài)緩沖器和低電平使能三態(tài)非門(mén)，其表示符號(hào)分別如圖題 c和圖題 d所示。E»AL00101010高阻11 a莎AL00001110高阻11高阻 bENAL00高阻01高阻100111 cS'AL00101010高阻11高阻 d為什么說(shuō)TTL與非門(mén)的輸入端在以下四種接法下，都屬于邏輯1 : 1輸入端懸空；2輸入端接高于2V的電源；3輸入端接同類與非門(mén)的輸出高電壓3.6V ; 4輸入端接10k Q的電阻到地。解：1參見(jiàn)教材圖電路，當(dāng)輸入端懸空時(shí)， 管的集電結(jié)處于正偏， Vcc作用于T1 的集電結(jié)和T2 , T3管的發(fā)射結(jié)，使T2 , T3飽和，使T2管的集電極電位 Vc2=

14、VcEs2+VBE3=0.2+0.7=0.9V，而 T4 管假設(shè)要導(dǎo)通 VB2=Vc2be4+Vd=0.7+0.7=1.4V，故 T4截止。又因T3飽和導(dǎo)通，故與非門(mén)輸出為低電平，由上分析，與非門(mén)輸入懸空時(shí)相當(dāng)于輸 入邏輯1。2丨當(dāng)與非門(mén)輸入端接高于2V的電源時(shí)，假設(shè)T1管的發(fā)射結(jié)導(dǎo)通，那么 VBE1丸.5V , T1管的基極電位 Vb支+ Ci=2.5V。而Vbi迄1V時(shí)，將會(huì)使 T1的集電結(jié)處于正偏， T2, T3處于 飽和狀態(tài)，使 T4截止，與非門(mén)輸出為低電平。故與非門(mén)輸出端接高于2V的電源時(shí)，相當(dāng)于輸入邏輯1。3丨與非門(mén)的輸入端接同類與非門(mén)的輸出高電平3.6V輸出時(shí)，假設(shè) Ti管導(dǎo)通，

15、那么Vbi=3.6+0.5=4.1。而假設(shè) Vbi>2.1V時(shí)，將使Ti的集電結(jié)正偏，T2, T3處于飽和狀態(tài)，這 時(shí)VB1被鉗位在2.4V ,即T1的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處于反偏截止。由1 2,當(dāng)VB1多.1V，與非門(mén)輸出為低電平。4丨與非門(mén)輸入端接 10kQ的電阻到地時(shí)，教材圖的與非門(mén)輸入端相當(dāng)于解圖所示。這時(shí)輸入電壓為Vi= NHRb(Vcc-Vbe)=10 5-0.7/ 10+4=3.07V。假設(shè)導(dǎo)通，貝U Vbi=3.07+ Vbe=3.07+0.5=3.57 V 。但 Vbi 是個(gè)不可能大于 2.1V 的。當(dāng) Vbi=2.1V 時(shí)， 將使T1管的集電結(jié)正偏，T2,

16、T3處于飽和，使 Vbi被鉗位在2.1V，因此，當(dāng) Ri = 10k Q時(shí)，T1 將處于截止?fàn)顟B(tài)，由1這時(shí)相當(dāng)于輸入端輸入高電平。十氏匚Kb14k傘TYI RI10k、3.2.3 設(shè)有一個(gè)74LS04反相器驅(qū)動(dòng)兩個(gè) 74ALS04反相器和四個(gè)74LS04反相器。1問(wèn) 驅(qū)動(dòng)門(mén)是否超載？ 2假設(shè)超載，試提出一改進(jìn)方案；假設(shè)未超載，問(wèn)還可增加幾個(gè)74LS04 門(mén)？解：1根據(jù)題意，74LS04為驅(qū)動(dòng)門(mén)，同時(shí)它有時(shí)負(fù)載門(mén)，負(fù)載門(mén)中還有74LS04。從主教材附錄 A查出74LS04和74ALS04的參數(shù)如下不考慮符號(hào)74LS04 :|OL(max) =8mA, I OH (max) =0.4mA； I I

17、H (max) =0.02mA.4 個(gè) 74LS04 的輸入電流為：4liL(max)=40.4mA=1.6mA,4 I ih (max) =40.02mA=0.08mA2 個(gè) 74ALS04 的輸入電流為： 2 I iL(max)=20.1mA=0.2mA,2 I ih (max) =20.02mA=0.04mA 。'''拉電流負(fù)載情況下如圖題解“ '3.2-3；所示，74LS04總的拉電流為兩局部，即"；個(gè) 74ALS04 的高電平輸入電流的最大值 4 |ih (max) =0.08mA 電流之和為 0.08mA+0.04mA=0.12mA.而74

18、LS04能提供0.4mA的拉電流，并不超載。 灌電流負(fù)載情況如圖題解 b所示，驅(qū)動(dòng)門(mén)的總灌電流為1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流，也未超載。2從上面分析計(jì)算可知，74LS04所驅(qū)動(dòng)的兩類負(fù)載無(wú)論書(shū)灌電流還是拉電流均未超3.2.4 圖題所示為集電極門(mén)74LS03驅(qū)動(dòng)5個(gè)CMOS邏輯門(mén)， 0C門(mén)輸管截止時(shí)的漏電流=0.2mA ;負(fù)載門(mén)的參數(shù)為：=4V,=1V,=1A試計(jì)算上拉電阻的值。從主教材附錄 A 查得 74LS03 的參數(shù)為：VOH (min) =2.7V，VOL (max) =0.5V，loL(max) =8mA.根據(jù)式形式可以計(jì)算出上拉電阻的值。灌電

19、流情況如圖題解 a所示，74LS03 輸出為低電平， lIL(totai) =5|IL =50.001mA=0.005mA,有Rp(min)=0.56KVDD VOL(max)(54)VIOL (max) I IL(total ) _ (80.005) mA拉電流情況如圖題解 b所示，74LS03輸出為高電平,Iih (total) =5 Iih =50.001mA=0.005mA由于VOH (min) <VlH (min)為了保證負(fù)載門(mén)的輸入高電平，取Voh (min) =4V有Vdd Voh (min)(5 4)VRp (max) =4.9K|OL(t0tal) | IH (tota

20、l)綜上所述，Rp的取值范圍為0.564.9設(shè)計(jì)一發(fā)光二極管(LED)驅(qū)動(dòng)電路，設(shè)LED的參數(shù)為Vf =2.5V, b=4.5Ma;假設(shè)Vcc =5V, 當(dāng)LED發(fā)亮?xí)r，電路的輸出為低電平，選出集成門(mén)電路的型號(hào)，并畫(huà)出電路圖.解:設(shè)驅(qū)動(dòng)電路如圖題解 3.6.7 所示,選用74LSO4作為驅(qū)動(dòng)器件，它的輸出低電平電流| OL (max) =8mA, VoL(max)=0.5V,電路中的限流電阻VCC VF VOL (max)(5 2.5 0.5)vID4.5mAR=444 Q第四章 組合邏輯 習(xí)題解答4. 1.2組合邏輯電路及輸入波形A.B如圖題所示，試寫(xiě)出輸出端的邏輯表達(dá)式 并畫(huà)出輸出波形。解

21、：由邏輯電路寫(xiě)出邏輯表達(dá)式L AB AB AOB首先將輸入波形分段，然后逐段畫(huà)出輸出波形。當(dāng)A.B信號(hào)相同時(shí)，輸出為 1,不同時(shí)，輸出為 0,得到輸出波形。-TLFLrU-如下列圖4. 2. 1試用2輸入與非門(mén)設(shè)計(jì)一個(gè) 3輸入的組合邏輯電路。 當(dāng)輸入的二進(jìn)制碼小于 3時(shí), 輸出為0;輸入大于等于3時(shí)，輸出為1。解： 根據(jù)組合邏輯的設(shè)計(jì)過(guò)程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡(jiǎn)得到最簡(jiǎn)與或式，然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫(huà)出邏輯圖1設(shè)入變量為輸出變量為L(zhǎng),根據(jù)題意列真值表A B C L000000100100011110011011110111112由卡諾圖化簡(jiǎn)，經(jīng)過(guò)變換得到邏輯表

22、達(dá)式L A BC A*BC3用2輸入與非門(mén)實(shí)現(xiàn)上述邏輯表達(dá)式4. 2. 7 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以下條件時(shí)表示同意； 有三人或三人以上同意， 或者有兩人同意，但其中一人是叫教練。 試用 2輸入與非門(mén)設(shè)計(jì)該表決電路。解：1丨設(shè)一位教練和三位球迷分別用 A和表示，并且這些輸入變量為 1時(shí)表示同 意，為0時(shí)表示不同意，輸出L表示表決結(jié)果。L為1時(shí)表示同意判罰，為0時(shí)表示不同意。 由此列出真值表輸入輸出ABCDL000000001000100001100100001010011000111110000100111010110111110011101111

23、101111112丨由真值表畫(huà)卡諾圖由卡諾圖化簡(jiǎn)得 L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門(mén)，將上式變換為兩變量的與非一一與非運(yùn)算式L AB*AC* AD* BCDAB* AC* AD* B*CD3根據(jù)L的邏輯表達(dá)式畫(huà)出由 2輸入與非門(mén)組成的邏輯電路4. 3. 3判斷圖所示電路在什么條件下產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，怎樣修改電路能消除競(jìng)爭(zhēng)冒險(xiǎn) ？解：根據(jù)電路圖寫(xiě)出邏輯表達(dá)式并化簡(jiǎn)得L A* B BC當(dāng)A=0, C=1時(shí)，L B B有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，為消除可能產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn),增加乘積項(xiàng)使AC ，使L A* B BC AC，修改后的電路如圖444 試用74HC147設(shè)計(jì)鍵盤(pán)編碼電路，十個(gè)按鍵分別

24、對(duì)應(yīng)十進(jìn)制數(shù)09,編碼器的輸出為8421BCD碼。要求按鍵9的優(yōu)先級(jí)別最高， 并且有工作狀態(tài)標(biāo)志， 以說(shuō)明沒(méi)有按鍵按下和 按鍵0按下兩種情況。解：真值表F AF一 =hS4S,鼻3(xX“*廠匸廠亍KXKXXXX MX0XKK0IXX11電路圖cc】gxio446 用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T(mén)實(shí)現(xiàn)函數(shù)解：將函數(shù)式變換為最小項(xiàng)之和的形式f=玨囲應(yīng)“巫和怔匚=nio卄m +ite hn-i將輸入變量A、B、C分別接入 、人：端，并將使能端接有效電平。 是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式由于 74HC138L =Tlo-nUMEE7 二 To Yq ¥e Yt在譯碼器

25、的輸出端加一個(gè)與非門(mén)，實(shí)現(xiàn)給定的組合函數(shù)。4.4.14 七段顯示譯碼電路如圖題4. 4. 14 a所示，對(duì)應(yīng)圖題 4. 4, 14形，試確定顯示器顯示的字符序列所示輸人波A2A2A1A，數(shù)字4被鎖解：當(dāng)LE=0時(shí)，圖題4, 4。14a所示譯碼器能正常工作。所顯示的字符即為 所表示的十進(jìn)制數(shù)，顯示的字符序列為 0、1、6、9、4。當(dāng)LE由0跳變1 E 存，所以持續(xù)顯示 4。11- :1 畀LEfJi丄rntlULBL 74HC45111 竄LI1LEDj Dj 】5鞏Ati|1丨丨1 1AI-1rnjJIJ何-1. 4419試用4選1數(shù)據(jù)選擇器74HC15礦生邏輯函數(shù)L(A,B,C) m(1,2

26、,6,7).解：74HC153勺功能表如教材中表解4419所示。根據(jù)表達(dá)式列出真值表如下。 將變量A B分別接入地址選擇輸入端Si、So，變量C接入輸入端。從表中可以看出輸出L與變量C之間的關(guān)系，當(dāng)AB=00時(shí)，L= C,因此數(shù)據(jù)端I。接C;當(dāng)AB=01時(shí)，L=C,h接C ;當(dāng)AB為10和11時(shí)，L分別為0和1,數(shù)據(jù)輸入端J和丨3分 別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 4419所示。輸入輸出ABCL0 1000L=C00110101L C0 1110100001 二010110111111a LIsiBS2LIY13IJ12roIIc101/2 74HC153酬4.4, 1勺4.4.2

27、1 應(yīng)用74HC151實(shí)現(xiàn)如下邏輯函數(shù)。解：1. F ABC ABC ABC m4 m5 m1D仁 D4=D5=1其他=0Y AQBOC = (AB +4B) QC -4B + ABC + (AB AB)C=(AB A B)C +ABC -i-ABC = ABC AC +ABCw 叫 + m2 + /n4 + m7Z)o = D3 = Dh =0f>! = O2 = O4 = 1-二1 0ENhy merer u nnnnrY74HC151Yl-aSc+ascubc0<Y74HC151Y(b)4, 4. 26試用數(shù)值比擬器74HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測(cè)試電路，當(dāng)輸人

28、為8421BCD碼時(shí)，輸出為1,否那么為0。解：測(cè)試電路如圖題解4. 4. 26所示，當(dāng)輸人的08421BCD碼小于1010時(shí)，F(xiàn)A v B輸出為1,否那么0為0。1BCD碼輸入A丄L 111a° b, b2 bbo星A AB74HC85JFr A-BFavb尸八駐A2 A xI O 1 O4. 4. 31由4位數(shù)加法器74HC283勾成的邏輯電路如圖題 4。4. 31所示,N為控制端，試分析該電路的功能解：分析圖題4. 4，31所示電路，根據(jù)MN的不同取值，確定加法器 74HC283的輸入端B3B2B1B0勺值。當(dāng)MN= 00時(shí)，加法器74HC283的輸人端B3B2B1BI0 00

29、00,那么加法器的輸出為 S= I。當(dāng)MN= 01時(shí)，輸入端B3B2B1B40010,加法器 的輸出S= I + 2。同理，可分析其他情況，如表題解4 . 4 . 31所示。該電路為可控制的加法電路第六章習(xí)題答案|VN巴d %s-1昂目s00000 0l+Q10G011/ + J9J001 V/ + 210101某時(shí)序電路的狀態(tài)表如表題6. 1，6所示，輸人為 A，試畫(huà)出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b，輸人信號(hào)A依次是0、1、0、1、1、1、1,試求其相應(yīng)的輸出。慶莽#出忿?A-9aa/0b/Qba/1d/1e6/1t/1dd/lc/0eb/lo/l解：根據(jù)表題6。1. 6所示的狀態(tài)表，

30、可直接畫(huà)出與其對(duì)應(yīng)的狀態(tài)圖， 如圖題解6. 1。6 a 所示。當(dāng)從初態(tài)b開(kāi)始，依次輸人 0、1、0、1、1、1、1信號(hào)時(shí)，該時(shí)序電路將按圖題解 6, 1. 6 b所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為 1、0、1、0、1、0、1。(b)試分析圖題6。2. 1a所示時(shí)序電路，畫(huà)出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài) 為0,試畫(huà)出在圖題 6. 2. 1 b所示波形作用下，Q和z的波形圖。紐 JLfLrLTLnTLrLrLrLN LJ |_|_解：狀態(tài)方程和輸出方程:Z=AQ纖LrLrLrLTLrLrLrLrL |_r。nnLJ2.1624 分析圖題6. 2。4所示電路，寫(xiě)出它的鼓勵(lì)方程組、狀態(tài)方程組

31、和輸出方程，畫(huà)出狀 態(tài)表和狀態(tài)圖。解：鼓勵(lì)方程人=0 £ H 片 0 A =?o耳“狀態(tài)方程y 0；©:©訂怎“疋化二；花“輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解6. 2 . 4所示，狀態(tài)圖如圖題解6。2. 4所示。圈題解6. 2.4625分析圖題6. 2. 5所示同步時(shí)序電路，寫(xiě)出各觸發(fā)器的鼓勵(lì)方程、電路的狀態(tài)方程組 和輸出方程，畫(huà)出狀態(tài)表和狀態(tài)圖。解：鼓勵(lì)方程狀態(tài)方程=昶：死*緘；前°；十0；輸出方程如表題解6, 2, 5所示，狀態(tài)圖如圖題解ZAQ1根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，6。2. 5所示。Q；rlQ

32、V做;Q；40A >1ooo/o001/Gi(M»000/1Mi/aOOl01Q/0101000/1010/0owooo/oaii/ttuo000/1Oll/Qon100/Qou/oHI0001Oll/AffiSM 6. 2. 5用JK觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如下*«； XIQ；Q：X = ®* = 1w0110110V4 10/0 11/0 00/1Ll/000/0ftl/010/1解：所要設(shè)計(jì)的電路有 4個(gè)狀態(tài)，需要用兩個(gè) JK觸發(fā)器實(shí)現(xiàn)。1列狀態(tài)轉(zhuǎn)換真值表和鼓勵(lì)表由表題6。3. 1所示的狀態(tài)表和JK觸發(fā)器的鼓勵(lì)表，可列出狀態(tài)轉(zhuǎn)換真值表和對(duì)各觸

33、發(fā)器 的鼓勵(lì)信號(hào)，如表題解 6. 3。1所示。豪 XI硏0；A啊Y£&:人出00 0Q100X1X00 111Q1K1X0E0101Nx1Q1 000aXX114O110XQ1X10 101flXI1K11 00n1X1M111 11Q1X* 12求鼓勵(lì)方程組和輸出方程由表題解6. 3. 1畫(huà)出各觸發(fā)器J、K端和電路輸出端 y的卡諾圖，如圖題解6. 3. 1a所示。從而，得到化簡(jiǎn)的鼓勵(lì)方程組J = &蕪叢也Q.輸出方程Y=Q1Q0Q1Q0A由輸出方程和鼓勵(lì)方程話電路圖童解6.3. 1634試用下降沿出發(fā)的 D觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如634a，S0S1S2的編

34、碼如 a解：圖題6. 3。4 b以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即S0= 00, Si= 01 ,S2= 10, S3為無(wú)效狀態(tài)。電路需要兩個(gè)下降沿觸發(fā)的D觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為Q1、Q0 ,輸人信號(hào)為 A，輸出信號(hào)為 Y0 4圈氐3*41由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。3. 4所示。無(wú)效狀態(tài)的次態(tài)可用無(wú)關(guān)項(xiàng)X表示。2畫(huà)出鼓勵(lì)信號(hào)和輸出信號(hào)的卡諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫(huà)出2個(gè)卡諾圖，如圖題解6.3。4 a所示。丨X4，Q：4Ya0000000101001V100011010i00000i0100110覺(jué)XXi1tXXX3由卡諾圖得鼓勵(lì)

35、方程k “鬲輸出方程Y=AQ14根據(jù)鼓勵(lì)方程組和輸出方程畫(huà)出邏輯電路圖，如圖題解6. 3. 4 b所示。5檢查電路是否能自啟動(dòng)。 由D觸發(fā)器的特性方程 0人I = D，可得圖題解6. 3, 4 b 所示電路的狀態(tài)方程組為打Q：仏J血代入無(wú)效狀態(tài)11,可得次態(tài)為00,輸出丫=1。如圖c圖題解氐3一4試畫(huà)出圖題6.5. 1所示電路的輸出Q3 Q0波形，分析電路的邏輯功能。CLK 01*cffiflfl： 6, 5. i解：74HC194功能由S1S0控制00保持，01右移 10左移11并行輸入當(dāng)啟動(dòng)信號(hào)端輸人一低電平時(shí)，使S仁1,這時(shí)有So= Sl = 1,移位存放器74HC194執(zhí)行并行輸人功能

36、，Q3Q2Q1Q0 = D3D2D1D0 = 1110。啟動(dòng)信號(hào)撤消后，由于Qo= 0,經(jīng)兩級(jí)與非門(mén)后，使S仁0,這時(shí)有S1S0= 01,存放器開(kāi)始執(zhí)行右移操作。在移位過(guò)程中，因?yàn)镼3Q2、Q1、Q0中總有一個(gè)為0,因而能夠維持 S1S0=01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位 情況如圖題解6, 5, 1所示。由圖題解6. 5o 1可知，該電路能按固定的時(shí)序輸出低電平脈沖，是一個(gè)四相時(shí)序脈沖產(chǎn)生 電路。cp-TLA/LTLTL1 a込Qy試用上升沿觸發(fā)的 D觸發(fā)器及門(mén)電路組成 3位同步二進(jìn)制加1計(jì)數(shù)器；畫(huà)出邏輯圖 解：3位二進(jìn)制計(jì)數(shù)器需要用3個(gè)觸發(fā)器。因是同步計(jì)數(shù)器，故各觸發(fā)器的CP端接同一

37、時(shí)鐘脈沖源。1列出該計(jì)數(shù)器的狀態(tài)表和鼓勵(lì)表，如表題解所示6- S.6it»M 沖J<?；矍；疫Q；Q；次態(tài)QV1QV1比£曲0009Qi001100101001020J901101141110*Ift0410n10!IDI510111d1t0610 -111ItI711i40°A00(2)用卡諾圖化簡(jiǎn)，得鼓勵(lì)方程Ci=<?a3i+Qa?o +5iPi?<D產(chǎn) QiQti + Qi Qo久=Qo3畫(huà)出電路幺Qt曲題第用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加1計(jì)數(shù)器解：需要3個(gè)觸發(fā)器1狀態(tài)表，鼓勵(lì)表計(jì)數(shù)躲沖現(xiàn)$次廳1鼓勵(lì)信號(hào)的WI序Q； 0；0；QV* QL

38、 QY'h血右K,Ja %00 0 00 0 1DxOxI10 0 10 ! 00M1XX1201Qa110KX01X0 1 11 0 01XX1X1斗1 0 01 0 1x0QX1X51 » 10 0 0X10KX11t0MXXXXSCKXX1 1 1xxx*xmxxx2用卡諾圖化簡(jiǎn)得鼓勵(lì)方程QQ3畫(huà)出電路圖°時(shí)4檢查自啟動(dòng)能力。當(dāng)計(jì)數(shù)器進(jìn)入無(wú)效狀態(tài) 110時(shí)，在CP脈沖作用下，電路的狀態(tài)將按110T111T000變化，計(jì)數(shù)器能夠自啟動(dòng)。6.5.15 試用74HCT161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)10011111。解：由設(shè)計(jì)要求可知， 74HCT16

39、1在計(jì)數(shù)過(guò)程中要跳過(guò) 00001000九個(gè)狀態(tài)而保存1001 1111七個(gè)狀態(tài)。因此，可用“反應(yīng)量數(shù)法實(shí)現(xiàn)：令74HCT161的數(shù)據(jù)輸人端 D3D2D1D0=1001，并將進(jìn)位信號(hào)TC經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計(jì)的電路如圖題解6。5. 15所示。161為異步清零，同步置數(shù)。1CR D( d Dt D,CETTCCPC£P 74HCT161>CP _. APEQ Qi Q、Q?SC* 6. 5. 15試分析電路，說(shuō)明電路是幾進(jìn)制計(jì)數(shù)器解：兩片74HCT161級(jí)聯(lián)后，最多可能有 162= 256個(gè)不同的狀態(tài)。而用“反應(yīng)置數(shù)法構(gòu) 成的圖題6. 5。18所示電路中，數(shù)據(jù)輸

40、人端所加的數(shù)據(jù)01010010,它所對(duì)應(yīng)的十進(jìn)制數(shù)是82,說(shuō)明該電路在置數(shù)以后從01010010態(tài)開(kāi)始計(jì)數(shù)，跳過(guò)了 82個(gè)狀態(tài)。因此，該計(jì)數(shù)器的模M=255 82= 174,即一百七十四進(jìn)制計(jì)數(shù)器。0 10 0I IIL0 I 0CR D曲 D) D3 D、CRDj D2 D)CET1TCCETTC>1CEP74HCT 161(0)LCEP74HCT16K1)宀 PEL>CP小rc小FEQ* Qj Q； Q)Qo QQ： Q)Illi1 1 1 i試用74HCT161構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。解：因?yàn)镸=24，有16V M V 256,所以要用兩片74HCT161。將兩芯片的CP端直接與計(jì)數(shù) 脈沖相連，構(gòu)成同步電路，并將低位芯片的進(jìn)位信號(hào)連到高位芯片的計(jì)數(shù)使能端。用“反應(yīng)清零法或“反應(yīng)置數(shù)法跳過(guò) 256 24= 232個(gè)多余狀態(tài)。反應(yīng)清零法：利用 74HCT161的“異步清零功能，在第24個(gè)計(jì)數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時(shí)，將低位芯片的Q3及高位芯片的Q0信號(hào)經(jīng)與非門(mén)產(chǎn)生清零信號(hào)，輸出到兩芯片的異步清零端， 使計(jì)數(shù)器從00000000狀態(tài)開(kāi)始重新計(jì)數(shù)。其電路如圖題解a所示。反應(yīng)置數(shù)法：利