cmosLNA學(xué)習(xí)歷程

1、噪聲：電阻熱噪聲 均方根噪聲電壓 4kTRf ； mos管漏極均方根噪聲電流 4kTgd0f  ；柵噪聲均方根噪聲電流 4kTggf；其它噪聲只有  在特定條件下變得明顯，才需要考慮。其中=2。注：推導(dǎo)噪聲的二端口網(wǎng)絡(luò)，令噪聲系數(shù)的表達(dá)式求導(dǎo)為零，可以求出使噪聲最小時滿足的條件，但這個條件和功率最大傳輸?shù)臈l件一般不相同，所以噪聲和功率不能同時達(dá)到最優(yōu)。低噪放指標(biāo)：一般在工作帶寬內(nèi)：電壓增益Av=20dB左右；S11=-10dB左右； NF為4dB左右，三階截點(diǎn)一般5dB左右，1dB壓縮點(diǎn)要比三階小10dB左右；功耗一般小于10mW。滿足了這類的放大器，叫

2、做低噪放LNA。輸入級對整個接收機(jī)的性能影響頗為重要，所以要盡量的降LNA結(jié)構(gòu)：首先為了功率匹配，有并聯(lián)輸入電阻的共源放大器，并聯(lián)-串聯(lián)放大器，共柵放大器以及具有電感的源端負(fù)反饋放大器。第一種會使信號衰減，并引入電阻噪聲；第二種常用來寬帶設(shè)計，但是本身的熱噪聲也會很大程度影響電路性能；第三種，信號從源端看進(jìn)去阻抗為1/gm 所以合理控制尺寸和偏置可以達(dá)到50歐姆匹配，在高頻和考慮柵電流噪聲的情況下，噪聲系數(shù)明顯變差。第四種是窄帶低噪放普遍采用的基本結(jié)構(gòu)。為了增加設(shè)計的自由度，柵極也增加了電感。wt*L為等效電阻實數(shù)部分，讓其等于50即可。設(shè)計中如果追求噪聲系數(shù)最小往往器件尺寸和功耗都會出現(xiàn)非常

3、不合理的情況。但是到最后噪聲系數(shù)變化的非常緩慢，這提示我們可以不必追求最小的噪聲，比最小噪聲稍微大一點(diǎn)，而使功耗和尺寸滿足我們的要求，這顯得更加合理。所以推導(dǎo)出在功率約束下的最優(yōu)寬度W=1/3LCoxRs。然后相應(yīng)的推導(dǎo)出柵電容和Ls，Lg，還有為了很好地抑制輸出和輸入諧振調(diào)諧回路的相互影響，采用共源共柵結(jié)構(gòu)。這種共源共柵結(jié)構(gòu)上下管子的柵漏重疊電容可能會顯著的減小從M1的柵和漏看進(jìn)去的阻抗，使噪聲性能和輸入匹配都變差。把共柵的源區(qū)與共源的漏區(qū)合并在一起可以緩解這個問題。這個需要在版圖設(shè)計時候考慮。由于用于反饋的電感不是很大，而鍵合線的寄生電感為1nH/mm 所以單端結(jié)構(gòu)受寄生參數(shù)影響嚴(yán)重。采用

4、差分結(jié)構(gòu)可以抑制這種效應(yīng)。再上傳一篇文章，這篇Tomas lee 指導(dǎo)的1.5G LNA， 97A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier.pdf (429.55 KB) 并不是第一篇CMOS低噪放的文章，但是其設(shè)計方法講述比較詳細(xì)。首次將Ziel關(guān)于Gate Induced Noise引入到LNA的噪聲分析 再來一篇Ziel 1970年關(guān)于噪聲分析的相當(dāng)長的一篇文章 Noise in Solid-state Devices and Lasers.pdf (2.77 MB) 后來Zie

5、l 也出了一本書，其實作為應(yīng)用來說，對于Ziel的文章可以適當(dāng)研究就可以了。關(guān)鍵是Tomas lee的那篇文章要看好。對于Tomas 的那篇文章上來分析的4中CMOS低噪放結(jié)構(gòu)可以說應(yīng)用比較普遍了，而且對于此文采用的電感負(fù)反饋結(jié)構(gòu)也在Rofougaran的JSSC的文章里有介紹了。 00508199.pdf (1.38 MB) 基本Tomas的書是根據(jù)0.35um工藝介紹的。對于再短溝道的180nm和90nm有些參數(shù)需要有很大的變化。文章的亮點(diǎn)在于對于噪聲的分析，提出了優(yōu)化的方法。之前的文章分析電感負(fù)反饋結(jié)構(gòu)CMOS LNA都是分析了 channel therma

6、l noise 和 gate resistance noise。而后者可以采用插指結(jié)構(gòu)和salicide工藝來得到很好的抑制。所以導(dǎo)出來的公式讓我們臆斷隨著Q值的增大會出現(xiàn)NF逐漸減小的趨勢，最后趨近于1. 從實際來考慮說明這是不可能的。也說明了我們單方面只考慮著兩種噪聲是不完善的。所以Tomas lee將Zeil大師關(guān)于噪聲分析中的 gate induced noise 引入到LNA的噪聲分析中。得到了更合理的解釋。一個很好的考量認(rèn)為：隨著Q值的增大，NF先是下降。然后當(dāng)Q值上升到一定程度后，gate induced noise開始占主導(dǎo)地位，隨著Q值的增大，噪聲開始上升。所以會出現(xiàn)一個最小

7、點(diǎn)。這只是理論的考量分析，還需要更確切的公式分析。這些在Ziel的文章里也有計算。通過引入相關(guān)系數(shù)的概念，將gate induced noise分解為和溝道有關(guān)和無關(guān)的兩部分。然后計算出了總的噪聲公式。得出的這個是關(guān)于Q的一個反比例項，常數(shù)項，和一次項的公式，所以在Q取某個值的時候，必然會達(dá)到F的最小值。話雖如此，但是各次項的系數(shù)卻仍是和偏置工藝等有關(guān)的，這些可以看成是和功率P和過驅(qū)動電壓有關(guān)的方程。所以將Q也變換成P和過驅(qū)動的函數(shù)。為了方便引入了一個參數(shù)。實際F變成了P和的關(guān)系式。對于含有兩個變量的函數(shù)求極值有點(diǎn)困難。這個的三維圖可以想象成一個長條形峽谷。峽谷內(nèi)部沿峽谷下降的方向變化平坦。雖

8、然可以，找到峽谷的最低點(diǎn)，但是這個最低點(diǎn)所帶來的代價可能是很大的。比如說為了追求最低的NF，可能會導(dǎo)致不適當(dāng)?shù)膶掗L比和功耗。所以，采用控制變量法。一種是控制，一種是控制功率。與總的跨導(dǎo)Gm有直接關(guān)系，所以第一種也叫固定Gm的方法。從多方面因素來講最后選定了一定功率下的噪聲優(yōu)化方法。一般Q要選的大一些，因為比最優(yōu)的Q大一些不會引起太大的NF變化，而Q比最優(yōu)Q小的話，會帶了NF的極度惡化。這篇文章主要講的是加入了gate induced noise后LNA的優(yōu)化方法問題。提到噪聲不得不說在芯片中占有重要地位的電感。電感本身是具有電阻的，如果電感的電阻太大（可以和Rs相比擬），那么電感帶來的噪聲將是

9、不可忽視的，這一點(diǎn)尤其在工作頻率比較低的時候更加明顯（要求Cgs和L都比較大）。增加Cgs無疑會更大的增加功耗，一般功耗控制在10mw內(nèi)為好。那從改善L入手，L的電感值（螺旋電感）和半徑，以及匝數(shù)成正比，相對來說和電感的線寬關(guān)系不是很大，所以增加線寬來減小電阻是我們的不二之選。但是。增加線寬肯定會帶來電感面積的極度膨脹。使得版圖面積大增。所以做好各方面的trade-off太重要了。再傳一篇比較老的文章吧，96年的JSSC 的一個900M的LNA和MIXER，內(nèi)容閱讀的不是很多，但是其LNA中電流復(fù)用的技術(shù)或許能在以后設(shè)計中有些用處，先暫存起來。 96A 2.7-V 900-MHz C

10、MOS LNA and Mixer.pdf在具體實際應(yīng)用中，對于結(jié)構(gòu)來說，輸入一般都是Tomas lee的結(jié)構(gòu)，注意這種結(jié)構(gòu)沒有考慮pad電容和如果加入ESD的電容，大概這兩個電容每個100f左右，這個也要根據(jù)具體耐壓設(shè)計而定。對于加入這兩個些電容的影響，在設(shè)計輸入級的時候發(fā)現(xiàn)，NF得到了減小，所以出現(xiàn)了小于1dB噪聲系數(shù)CMOS LNA的論文，具體分析那篇論文暫時未找到，等找到了傳上來。對于不加入這些電容的分析，基本流程是這樣的，根據(jù)柵寬公式得到柵寬，其實這個也不完全是必須精確的，本身公式就是估計值。然后設(shè)計功率約束，譬如1.8V的supply voltage 如果設(shè)計9mw的功率，那么Id

11、電流為5mA，然后設(shè)計偏壓，調(diào)節(jié)使id為5mA，再然后求Ls=Rs/wt。對于截止頻率的求法還不太清楚 ，我們先可以大概算一下，然后仿真時候再修正。gm可以在仿DC調(diào)節(jié)id的時候print得到，那么cgs，如果按照給的cgs算的話 會偏小，一般可以大概用4/3WLCox 而不是2/3. 只是計算，不必太較真。然后求電感Lg，其實Lg的計算用的電容也用剛才算到的Cgs。然后需要sp仿真，仿真前設(shè)置好port號和阻抗。在result form里sp仿真中的ZP 的Z11的虛步為零的點(diǎn)可以認(rèn)為是共振頻率點(diǎn)，而此處的實部值為此時阻抗。調(diào)節(jié)Ls使實部為50多一點(diǎn)。因為Ls大一點(diǎn)對于電路的影響比小的時候帶

12、來的偏移小。不要讓Ls不足。然后再調(diào)節(jié)Lg使共振點(diǎn)頻率移到設(shè)計頻率。單級的話，設(shè)計負(fù)載可以用RLC并聯(lián)的結(jié)構(gòu)。調(diào)節(jié)R可以調(diào)節(jié)負(fù)載，進(jìn)而調(diào)節(jié)增益。通過LC調(diào)節(jié)諧振頻率。但這樣設(shè)計出來的阻抗不是匹配到了50歐姆，額外的三端口匹配器，才能匹配到50歐姆以供頻譜，網(wǎng)分等測試。如果采用兩級結(jié)構(gòu)固然增益會變大，而第一級如果負(fù)載采用LC諧振方式，導(dǎo)致第一級負(fù)載無窮大，第二級的柵壓輸入也特別大，最后的增益也相當(dāng)大。在5mA電流下單級可以設(shè)計NF小于2dB，S21在15dB左右，S11可以在-20左右。三階截點(diǎn)在-5dbm左右。但是注意一點(diǎn)，Tomas lee也講了，這種設(shè)計出來的噪聲曲線的最低點(diǎn)和阻抗匹配的最

13、優(yōu)點(diǎn)有一定偏差的。大概為4/5吧，即最優(yōu)匹配在5G，那么噪聲最優(yōu)點(diǎn)在4G，但是還是以功率匹配為主，因為這個是窄帶匹配，如果功率匹配偏差一點(diǎn)，會導(dǎo)致嚴(yán)重的后果。不過不用太擔(dān)心，因為即使不是最優(yōu)噪聲匹配點(diǎn)，那此時的噪聲比最優(yōu)一般大0.2個dB以內(nèi)吧。所以性能偏差不大。還有一點(diǎn)對于輸出匹配網(wǎng)絡(luò)也可以看Z22來調(diào)節(jié)輸出阻抗和諧振等。對于用pSS方法測試的IIP3可能不準(zhǔn)，或者圖形上是很不規(guī)則的曲線，建議用PAC來測IIP3，而且速度也快。NF可以用SP來測，不過建議Pnoise來測，這樣可以在result里print噪聲來源和比重。補(bǔ)充一些修改一些內(nèi)容吧。首先是補(bǔ)充一個workshop 在3樓的wor

14、kshop和這個作為互補(bǔ)吧，結(jié)合著看。 LNA_workshop_instruction.pdf (2.24 MB) 然后對于前面講的電感的電阻值和線寬的關(guān)系只限定為靜態(tài)電阻。或者更正一點(diǎn)說，電感對于噪聲的貢獻(xiàn)是由于電感的Q值引起的，電感的Q值越高，其產(chǎn)生的噪聲越小。電感的q值低頻時候和線寬成正比，高頻時候由于寄生的一些參數(shù)導(dǎo)致q值下降。所以，不能一概而論q值和線寬的關(guān)系最好根據(jù)自己需要的電感值，實際仿真一下。電感的q值計算很簡單，虛部比上實部就是了。虛實部可以用sp仿真的ZP參數(shù)來看。還有注意仿真pac的時候頻率要設(shè)定成變量，否則會出問題（這個有點(diǎn)基礎(chǔ)，呵呵）。

15、還有相當(dāng)重要的一點(diǎn)，實際做出來的LNA噪聲性能肯定要變壞，這一點(diǎn)不僅是由于寄生參數(shù)引起的，也說明了仿真模型的不完善造成的，比如我們通用的bsim3v3模型里面是沒有加入gate induced noise的所以。這個還有待各位高手為了更精確的噪聲模型而奮斗呀。好久沒有傳論文了，cmos LNA可以追溯到上世紀(jì)90年代，但是除了Tomas Lee那篇經(jīng)典點(diǎn)的文章外，其它文章分析的要不是不詳細(xì)，要不就是可行性有點(diǎn)差，反正如果是可行的部分，基本都會被后來引用的，所以直接來一篇01年的JSSC 01A Sub-1-dB NF 2.3-kV ESD-Protected 900-MHz.pdf&

16、#160;(218.6 KB) 這篇文章從題目可以知道，主要在Lee的文章上加入了ESD（其實這么說有點(diǎn)不負(fù)責(zé)任，畢竟人家還是有很多創(chuàng)新點(diǎn)的，只是為了理解才這么說），而且NF小于1dB。 結(jié)構(gòu)上來說，Lg電感采用片外電感（肯定這個Q值很高），偏置電路采用了帶運(yùn)放的結(jié)構(gòu)，迫使M2的電流固定。而基準(zhǔn)電流采用片外可控方式（注：一般偏置都是片外可控的，因為由于某些原因，為了增加可調(diào)性和使測試性能優(yōu)良，我們會通過改變片外偏置來適當(dāng)調(diào)節(jié)），這也是控制功率的一種方式。負(fù)載采用R，L，C并聯(lián)方式。我們知道這種電路的Gm=gm*Q=wt/2w0*Rs .所以，Gm基本是定值，可以通過提高輸出阻抗來提高

17、增益。對于偏置電路一般取值為主電路的1/10左右的電流，這是保證性能和功耗的綜合考慮的結(jié)果。M2的寬長比一般我們選和M1一樣，不過，應(yīng)該考慮到M2帶來的噪聲為Cd/gm2 ，而且M2的寬長比影響M1的gama值，還有M2的寬長比也會影響功率增益，還有輸入端看到的米勒電容。所以M2的設(shè)計要綜合以上4個考慮?？紤]到M1的柵寄生電容的影響，Lg的取值要比實際的小一些。也有文章提到而Ls的取值要比實際的大一些。ESD一般都是兩個反向的二極管，由于有了額外的電容，導(dǎo)致增加了溝道熱噪聲的影響也見笑了功率增益。所以我們選取pad和兩個二極管的大小一般都是在滿足一定靜電保護(hù)的要求下而盡量的小。一般±

18、3KV的要求下，兩個ESD引入100fF左右電容。對于輸出由于已經(jīng)有個大的負(fù)載電容了，所以ESD引入的電容可以忽略，但是加ESD只能加一個，因為兩個的話輸出會給你一個固定的電位，會限定輸出范圍。在輸入的pad下面加上metal1并接地，可以減小襯底電阻的損耗。而且在metal下面做了一個N的外延層（這個屬于工藝的東東，不是很了解）。用了5個焊盤接地來減小寄生的電感，也可以每個pad上多bond些線，4-6條吧。為了測試，因為輸出匹配的不是50歐姆需要額外的電路來做匹配。再上傳一篇JSSC的LNA文章，01年意大利人寫的。 01A 2-dB Noise Figure 900-MHz D

19、ifferential.pdf (223.08 KB) 基本原理還是電感負(fù)反饋這篇文章主要的幾個特點(diǎn)：采用了電流復(fù)用技術(shù)（和我在9樓傳的最后一篇論文想法一樣）。建立中等反型區(qū)模型（對托馬斯那篇文章的改善）采用差分結(jié)構(gòu)（也是對單端的改進(jìn)）增益可控首先注意一個有意思的說法，我們知道如果功率大的話肯定性能比較好。但是如果2.7v的電壓給上8mA的電流，功耗就是21.6mW，所以本文介紹說電流，和電壓，而不去說功耗。采用電流復(fù)用技術(shù)，想法上是可以提高性能兩倍，但是由于pmos和nmos的截止頻率熱電子噪聲呀都不太一樣，所以性能不會提高到兩倍。電流復(fù)用技術(shù)可以簡單的這樣理解：如果mo

20、s管的寬度一定的話，那wt只與偏置有關(guān)系了，也就是電流?？鐚?dǎo)公式也可以看出Gm=wt/2w0*Rs所以也只跟wt有關(guān)系了，也就是只跟電流有關(guān)系了。由NF公式可以看出，噪聲的后半部分和wt也是反比關(guān)系，所以提高電流對于改善電路所有性能都是有幫助的。但是電流提高功耗會加大，特別是限制功耗的情況下，電流復(fù)用就是一個好辦法。兩個非理想因素說明這個想法有缺陷npmos的截止頻率不相同，噪聲系數(shù)也不同對于mA電流，輸入的管子一般工作在中等反型區(qū)，需要適合的噪聲模型。在強(qiáng)反型區(qū)電流是由于漂移引起的，噪聲是熱噪聲。而在弱反型區(qū)，電流是擴(kuò)散引起的，噪聲是閃爍噪聲。所以文中采用指數(shù)方式，并且結(jié)合了兩種噪聲公式，產(chǎn)

21、生了一個新的溝道噪聲的公式。對于柵誘導(dǎo)噪聲，還是和之前的研究一樣，并且相關(guān)系數(shù)也選用了0.4j最后得到噪聲公式。這個公式也就是這篇論文的亮點(diǎn)，但是也是比較沒用的東西。相當(dāng)于是在Tomas的公式上做的修正。有用的結(jié)果是噪聲上升了，而且對應(yīng)的最優(yōu)噪聲柵寬下降了。最優(yōu)由電腦得出了近似的逼近公式。下面改設(shè)計電路了，較先前的沒有電流復(fù)用的技術(shù)，各個參數(shù)確定都是一個一個推導(dǎo)出來的。前面有寫過了。但是對于這個電流復(fù)用的電路，設(shè)計靈活性又增加了。譬如說要求輸入阻抗為50歐姆，那pmos和nmos兩路并聯(lián)之后達(dá)到50歐姆就可以了，兩個柵寬又可以變動，這就變成了4個參數(shù)了，我們認(rèn)為pmos和noms的噪聲是不相互

22、依賴的。那分別可以用圖表示不同阻抗下的噪聲系數(shù)。找到最優(yōu)的Nmos的電阻也就同時得到了Pmos的最優(yōu)電阻，相應(yīng)由上面提到的逼近公式得出最優(yōu)柵寬。也可以用噪聲和兩個柵寬的三維曲線來得到最優(yōu)柵寬。最終我們得到的結(jié)論是節(jié)省了一倍的電流，或者是同等電流下，我們用電流復(fù)用技術(shù)，實際噪聲要比單純用兩倍電流大1.25倍，主要是p型mos和n型mos的截止頻率不同，隨著工藝的提高這個不同在縮小。所以工藝提高下，電流復(fù)用技術(shù)更實用。實際電流實現(xiàn)：采用電流復(fù)用的共源極，而后用共柵極和負(fù)載LC諧振輸出，第一級和第二級之間的電壓由MOS管控制起調(diào)節(jié)增益的作用。輸出為了測試阻抗匹配方便，做了一個源跟隨器的buffer1，性能指標(biāo)單位增益帶寬150Mhz，增益60dB2，采用兩級運(yùn)放，自給差分折疊型共源共柵，電流鏡模式放大器，這三種結(jié)構(gòu)中：兩級運(yùn)放增益比較容易，GB需要對輸入級跨導(dǎo)要求較高，而相位裕度對輸出級 跨導(dǎo)要求高，這與輸出級增益矛盾；折疊式共源共柵結(jié)構(gòu)增益實現(xiàn)也較容易，GB和兩級運(yùn)放要求一樣，然而由于輸出阻抗較大，又不受相位裕度的影響，功耗可以 降低；電流鏡模式放大器GB對輸入級跨導(dǎo)要求較低，但會提高輸出級電流，對提高增益又困難，另外鏡像極點(diǎn)有可能影響相位裕度，所以電流鏡輸出比不宜過高。3，至于可以用到什么地方，對于外部放