硬件基礎(chǔ)知識及學(xué)習(xí)體會_第1頁
硬件基礎(chǔ)知識及學(xué)習(xí)體會_第2頁
硬件基礎(chǔ)知識及學(xué)習(xí)體會_第3頁
硬件基礎(chǔ)知識及學(xué)習(xí)體會_第4頁
硬件基礎(chǔ)知識及學(xué)習(xí)體會_第5頁
已閱讀5頁,還剩15頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、硬件基礎(chǔ)知識及個人學(xué)習(xí)心得北京航空航天大學(xué)北京航空航天大學(xué)l硬件設(shè)計常用的軟件工具l電路設(shè)計流程l電路設(shè)計中的搜索與參考l注意事項l個人讀博士學(xué)習(xí)心得Outlineu 硬件設(shè)計包括了原理圖及PCB圖的設(shè)計、硬件代碼設(shè)計等幾個部分。u原理圖及PCB版圖設(shè)計工具:1)protel、cadence(原理圖繪制部分是capture軟件,PCB版圖設(shè)計部分是PCB Editor)。uCapture 設(shè)計包括原理圖封裝及原理圖中各元器件連接;PCB設(shè)計部分主要是各元器件的PCB封裝,及元器件間連線,還包括差分對處理,電磁隔離,電源層和地層的設(shè)計。 硬件設(shè)計中常用到的軟件工具u 可編程器件的開發(fā)工具:DSP

2、主流產(chǎn)品分為浮點型和定點型產(chǎn)品:開發(fā)工具是CCSFPGA主要分為兩大主流產(chǎn)品:altera公司的cycloneStratix系列的產(chǎn)品,及Xillinx公司的SpartanVirtex系列產(chǎn)品。相應(yīng)的開發(fā)軟件分別為QuartusII及ISE軟件,第三方軟件Synplify不常用(大同小異)。 硬件設(shè)計中常用到的軟件工具n至上而下的設(shè)計思路u1)分析功能需求劃分為幾個子功能模塊,單獨設(shè)計每個子模塊。主要就是器件選型、器件典型工作電路配置(芯片資料網(wǎng): TI官網(wǎng):電源、AD/DA Xillinx官網(wǎng):FPGACPLDFLASH Altera官網(wǎng):FPGA AD公司官網(wǎng):AD/DA器件)u 2)統(tǒng)籌

3、考慮各模塊間匹配、隔離、及供電u 3)跳線(0歐)電阻的應(yīng)用,減少風(fēng)險。 電路設(shè)計流程n至上而下的設(shè)計思路u4)利用capture軟件完成原理圖繪制u5)利用Allego軟件完成PCB版圖繪制PCB版圖與原理圖設(shè)計是個迭代完善的過程u6)硬件電路的調(diào)試:先檢查供電是否正常,程序下載是否正常;測試芯片的供電及輸入輸出,對于關(guān)鍵功能芯片,留有測試孔方便調(diào)試 電路設(shè)計流程對于可編程芯片后期程序開發(fā):(針對DSPFPGACPLD)編程語言:DSP:c程序,開發(fā)流程類似于單片機,主要1)初始化文件cmd配置,定義了各存儲區(qū)起始地址及長度;同時定義了各外部接口的地址2)運行主程序:先完成DSP初始化配置:

4、設(shè)置其工作頻率及中斷允許控制等3)完成相應(yīng)功能的子程序或中斷程序設(shè)計4)開發(fā)工具CCS,支持軟調(diào)試;5)在線JTAG測試及FLASH工作方式 電路設(shè)計流程對于可編程芯片后期程序開發(fā):(針對DSPFPGACPLD)編程語言:FPGA:verilog程序,主要特點是并發(fā)式操作1)不同的always模塊,在同一時刻執(zhí)行,參考夏宇聞老師的教材,做幾個實例,c的基礎(chǔ),并行的思維;A=90;d1=1,d2=6,d3=3;Always (clk)begind1=A;D2=d1;D3=d2;end 電路設(shè)計流程對于可編程芯片后期程序開發(fā):(針對DSPFPGACPLD)編程語言:2)幾個常用的簡單原則:Alwa

5、ys 模塊里的變量賦值均采用非阻塞式(=)操作,硬件綜合的效果相當(dāng)于一個寄存器,盡量讓信號在時鐘clock控制下同步變化不同模塊間的數(shù)據(jù)傳遞通常要經(jīng)過寄存器緩沖一下;如data_adly=data_a 電路設(shè)計流程對于可編程芯片后期程序開發(fā):(針對DSPFPGACPLD)編程語言:FPGA:u開發(fā)流程:從上到下,分析總體功能,劃分各個子模塊(module);定義模塊間接口,包括端口信號名稱,位寬等。u為增強程序可讀性,一定要盡可能多加注釋,尤其是輸入輸出口部分的定義,同時變量名或端口名要盡可能有明確的意義。下面是一個例子。 電路設(shè)計流程stream_detect( clk50m, rst, s

6、ync_rfifo0_rdb, /同步接收FIFO0的狀態(tài)和控制信號 sync_rfifo0_ren, sync_rfifo0_STS, stream_db_in, /接收遙測碼流的數(shù)據(jù)信號 stream_clk_in, /接收遙測碼流的時鐘信號 rx_ena, /接收數(shù)據(jù)使能 syn_status, /幀同步狀態(tài),0=搜索,1=校驗,3=鎖定,2=保護(hù)/用戶設(shè)置的參數(shù) FrameLen, /幀長 02047 FrameHead, /幀頭 四字節(jié) 向前對齊 FrameHeadLen, /幀頭長度 14字節(jié) Rand_en, /擾碼使能 Src_type, /發(fā)送數(shù)據(jù)源類型 err_valid,

7、 /錯誤有效標(biāo)志,高有效 err_frame_cnt,/誤幀計數(shù) total_frm_cnt,/總幀計數(shù) err_bit_cnt,/比特錯誤計數(shù) frmerr_limit/誤幀上限 );電路設(shè)計流程軟仿真1)Modelsim時序仿真主要是測試模塊的編寫testbench(參見夏宇聞老師的書),充分利用實驗室資源,大家以前做過的項目用過的模塊及測試程序的編寫,拿來主義,先會用了。2)qurtus或Ise軟件均支持后仿真,及編譯綜合完成之后再仿真,比較接近真實電路,考慮了延時及程序中可能存在的競爭冒險等問題實時在線測試:邏輯分析儀或chipscope.就是通過JTAG口采集硬件板卡中某個信號的狀態(tài)

8、在軟件上顯示,這個工具非常方便,可以觀察示波器和萬用表所不能觀察的好多信號,并且可設(shè)出發(fā)條件。 電路設(shè)計流程(仿真部分) 電路設(shè)計流程(仿真部分) 電路設(shè)計流程(仿真部分)前人栽樹,后人乘涼1)面對一個新的需求,可以跟師兄師姐討論一下,那些部分跟以前設(shè)計的部分基本相同,或直接拿來應(yīng)用,或稍作修改,節(jié)省開發(fā)時間。同時要求我們再做任何一個項目時,保證友好的接口風(fēng)格,寫好文檔,對已成功的設(shè)計版本打包壓縮。2)搜索主要是指芯片的選型及外圍電路設(shè)計主要原則是:參考已有開發(fā)板的電路設(shè)計,參考芯片數(shù)據(jù)手冊中給出的用戶外圍電路設(shè)計,常用網(wǎng)站:http:/(AD);(datasheet)http:/(FPGA)

9、; (filter)(ADDSPpowermemorizer)http:/ 硬件設(shè)計中的參考與搜索良好的習(xí)慣成就卓越的能力和效率1)原理圖和PCB的每一點進(jìn)展都打包存儲,很多操作不當(dāng)會導(dǎo)致前功盡棄;2)對一些操作步驟可以寫txt記錄,如反標(biāo)操作,生成Gerb文件等;當(dāng)然也可以隨時百度,(百度很聰明)3)避免一切可能燒板的行為,如帶電插拔、電源和地的短接等。4)注意積累,最好有個專門的筆記本來記錄電路設(shè)計中學(xué)到的經(jīng)驗和教訓(xùn);也包括搜索技巧,(更推薦電子版)管理資料時,可以項目為文件夾,在頂層最好能有個txt文檔對所有子文件做個說明,好記性不如爛筆頭。5)對項目中已完成的原理機或板卡或測試環(huán)境拍照

10、記錄,積累畢設(shè)資料; 電路設(shè)計中的注意事項良好的習(xí)慣成就卓越的能力和效率1)原理圖和PCB的每一點進(jìn)展都打包存儲,很多操作不當(dāng)會導(dǎo)致前功盡棄;2)對一些操作步驟可以寫txt記錄,如反標(biāo)操作,生成Garb文件等;當(dāng)然也可以隨時百度,(百度很聰明)3)避免一切可能燒板的行為,如帶電插拔、電源和地的短接等。4)注意積累,最好有個專門的筆記本來記錄電路設(shè)計中學(xué)到的經(jīng)驗和教訓(xùn);也包括搜索技巧,(更推薦電子版)管理資料時,可以項目為文件夾,在頂層最好能有個txt文檔對所有子文件做個說明,好記性不如爛筆頭。5)對項目中已完成的原理機或板卡或測試環(huán)境拍照記錄,積累畢設(shè)資料; 電路設(shè)計中的注意事項目標(biāo)明確,發(fā)揮

11、優(yōu)勢1)不管會不會做,一定要動手做,瞎做亂做,做多了就會做了,對于硬件設(shè)計,在保證不燒板卡的情況下,大膽嘗試。2)不管想得對不對,一定要敢于勤于提出自己的想法,再粗淺的想法,可以在討論中逐步深入,沒有想法就是可怕也是可恥的。3)建議研一博一的同學(xué),找跟自己研究方向較接近的經(jīng)典教材或論文,翻譯并做仿真嘗試,研究比較深入時,一些經(jīng)典的基礎(chǔ)的理論功底還是很重要的。個人讀博士學(xué)習(xí)心得目標(biāo)明確,發(fā)揮優(yōu)勢4)不管你信不信,個人牛逼的時代已經(jīng)結(jié)束,項目工程也好,學(xué)術(shù)研究也罷,要注重合作和討論,三個臭皮匠頂個諸葛亮。在合作中注意學(xué)習(xí)伙伴的優(yōu)點,適時地給予別人贊美和鼓勵吧,見證奇跡。5)一個看似沒有希望的課題,過了幾天重新來做,你又可以發(fā)現(xiàn)一些驚喜,不要輕易放

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論