版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、數(shù)字電子技術(shù)基礎(chǔ)第三章習(xí)題答案3-1 如圖3-63ad所示4個TTL門電路,A、B端輸入的波形如圖e所示,試分別畫出F1、F2、F3和F4的波形圖。略3-2 電路如圖3-64a所示,輸入A、B的電壓波形如圖3-64b所示,試畫出各個門電路輸出端的電壓波形。略3-3 在圖3-7所示的正邏輯與門和圖3-8所示的正邏輯或門電路中,若改用負(fù)邏輯,試列出它們的邏輯真值表,并說明F和A、B之間是什么邏輯關(guān)系。答:(1)圖3-7負(fù)邏輯真值表F000011101111F與A、B之間相當(dāng)于正邏輯的“或”操作。(2)圖3-8負(fù)邏輯真值表F000010100111F與A、B之間相當(dāng)于正邏輯的“與”操作。3-4 試說
2、明能否將與非門、或非門、異或門當(dāng)做反相器使用?如果可以,各輸入端應(yīng)如何連接?答:三種門經(jīng)過處理以后均可以實(shí)現(xiàn)反相器功能。(1)與非門: 將多余輸入端接至高電平或與另一端并聯(lián);(2)或非門:將多余輸入端接至低電平或與另一端并聯(lián);(3) 異或門:將另一個輸入端接高電平。3-5 為了實(shí)現(xiàn)圖3-65所示的各TTL門電路輸出端所示的邏輯關(guān)系,請合理地將多余的輸入端進(jìn)行處理。答:a)多余輸入端可以懸空,但建議接高電平或與另兩個輸入端的一端相連;b)多余輸入端接低電平或與另兩個輸入端的一端相連;c) 未用與門的兩個輸入端至少一端接低電平,另一端可以懸空、接高電平或接低電平;d)未用或門的兩個輸入端懸空或都接
3、高電平。3-6 如要實(shí)現(xiàn)圖3-66所示各TTL門電路輸出端所示的邏輯關(guān)系,請分析電路輸入端的連接是否正確?若不正確,請予以改正。答:a)不正確。輸入電阻過小,相當(dāng)于接低電平,因此將提高到至少。b) 不正確。第三腳VCC應(yīng)該接低電平。c)不正確。萬用表一般內(nèi)阻大于,從而使輸出結(jié)果0。因此多余輸入端應(yīng)接低電平,萬用表只能測量A或B的輸入電壓。3-7 (修改原題,圖中橫向電阻改為6kW,縱向電阻改為3.5 kW,b=30改為b=80) 為了提高TTL與非門的帶負(fù)載能力,可在其輸出端接一個NPN晶體管,組成如圖3-67所示的開關(guān)電路。當(dāng)與非門輸出高電平VOH=3.6V時,晶體管能為負(fù)載提供的最大電流是
4、多少?答:如果輸出高電平,則其輸出電流為(3.6-0.7)/6=483uA,而與非門輸出高電平時最大負(fù)載電流是400uA,因此最大電流。3-8 如圖3-68所示TTL與非門,其多發(fā)射晶體管的基極電阻R1=2.8k,若在A輸入端分別為5V、3.6V、0.6V、0.3V、0V的電壓,試分析計算接到B輸入端的電壓表的讀數(shù)是多少?輸出電壓vO是多少?答:(1)當(dāng)輸入5V時,表的電壓讀數(shù)為1.4V, vO=0V;(2)當(dāng)輸入3.6V時,表的電壓讀數(shù)為1.4V, vO =0V;(3)當(dāng)輸入0.6V時,表的電壓讀數(shù)為0.6V, vO =3.6V;(4)當(dāng)輸入0.3V時,表的電壓讀數(shù)為0.3V, vO =3.
5、6V;(5)當(dāng)輸入0V時,表的電壓讀數(shù)為0V, vO =3.6V;3-9 用雙線示波器觀測到某TTL與非門的輸入信號v1和輸出信號v0的波形如圖3-69所示,試求此與非門的傳輸延遲時間tPHL、tPLH和平均傳輸延遲時間tPD。答:tPHL=7ns,tPLH=10ns,tPD=8.5ns3-10 為什么說TTL與非門的輸入端懸空相當(dāng)于接高電平?多余的輸入端應(yīng)如何處理?答:由于TTL與非門輸入端負(fù)載特性決定,當(dāng)輸入端懸空時,輸出將為低電平,因此相當(dāng)于接入高電平。因此多余的輸入端懸空,或接高電平。3-11 有TTL與非門、或非門和三態(tài)門組成的電路如圖3-70a所示,圖b是各輸入端的輸入波形,試畫出
6、F1和F2的波形圖。答:(1)當(dāng)E為高電平時,緩沖器(三態(tài)門)輸出為高阻,對應(yīng)與非門與或非門的輸入相當(dāng)于懸空,而TTL門懸空相當(dāng)于輸入高電平,因此。(2)當(dāng)E為低電平時,緩沖器(三態(tài)門)輸入同輸入,輸出為0,因此。3-12 (修改原題,a)圖中的PNP管改為NPN管)試分析圖3-71所示3個邏輯電路的邏輯功能,列出其值表,寫出其邏輯函數(shù)表達(dá)式,指出它們能完成的邏輯功能。答:(a)圖真值表AF001010100110因此,電路實(shí)現(xiàn)“或非”運(yùn)算功能。b)從圖中可以看出,與分別通過三個發(fā)射結(jié)實(shí)現(xiàn)“與”運(yùn)算,然后進(jìn)行“或非”運(yùn)算,簡化真值表如下表所示:F001010100110因此,電路實(shí)現(xiàn)“與或非”
7、運(yùn)算功能。(c)圖真值表F000011101110因此,電路實(shí)現(xiàn)“異或”運(yùn)算功能。3-13 圖3-72所示邏輯電路中,G1、G2、G3是OC門。負(fù)載電阻RL=2k,其輸出低電平的輸出特性如圖b所示。負(fù)載門是CT74H系列的與非門,其多發(fā)射極晶體管的基極電阻R1=2.8 k,輸入高電平漏電流IIH=40A,OC門輸出高電平的漏電流IOH=2A,VOHmin=3V,VOLmax=0.4V。試求此“線與”輸出能帶二輸入TTL與非門多少個?答:OC門輸出短接時可以實(shí)現(xiàn)“線與”功能,分析圖中所示電路驅(qū)動雙輸入與非門的數(shù)量(高為n),則需要分為輸出高電平和低電平兩種情況分析。(1) 當(dāng)“線與”端為高電平時
8、,所有OC門均輸出高電平,此時應(yīng)滿足如下不等式:其中:(2) 當(dāng)“線與”端為低電平時,考慮最壞情況,即只有一個OC門輸出為低電平,此時應(yīng)滿足如下不等式:綜合以上情況,圖中“線與”輸出最多能帶9個二輸入TTL與非門。3-14 圖3-73所示3個CMOS門電路,為實(shí)現(xiàn)圖中各輸出端所示邏輯函數(shù)表達(dá)式的邏輯關(guān)系,多余輸入端C應(yīng)如何處理?答:a) C端接低電平或與其他端并連使用。b) C端接高電平或與其他端并連使用。c) C端接高電平或與其他端并連使用。3-15 如圖3-74所示邏輯電路,圖中G1是TTL三態(tài)輸出與非門,G2是74系列TTL與非門,電壓表的量程為5V,內(nèi)阻為100 k。試問,在下列四種情
9、況下電壓表的讀數(shù)以及G2的輸出電壓v0各為多少?(1)vA=0.3V,開關(guān)S打開; (2)vA=0.3V,開關(guān)S閉合;(3)vA=3.6V,開關(guān)S打開; (4)vA=3.6V,開關(guān)S閉合。答:(1)電壓表沒有讀數(shù),vO=0.3V。(2)電壓表讀數(shù)1.4V,vO=0.3V。(3)電壓表讀數(shù)0.3V,vO=0.3V。(4)電壓表讀數(shù)0.3V,vO=3.6V。3-16 由TTL三態(tài)門和OC門組成的邏輯電路如圖3-75所示,試用內(nèi)阻為20 k/V的萬用表測量圖中A、B、C共3點(diǎn)的電壓,讀數(shù)各為多少?答:A點(diǎn)電壓:0.3V,B點(diǎn)電壓:0.1V, C點(diǎn)電壓:10V。3-17 當(dāng)電源電壓VDD改變時,CMO
10、S反相器的電壓傳輸特性為什么會像圖3-47所示那樣變化,試分析說明其原理。答:由于CMOS器件工作時NMOS和PMOS交替工作,輸出不同電平時,總有一種MOS管截止,從而使得輸出電平接近于電源電壓。以CMOS反相器為例,當(dāng)輸出高電平時,NMOS管截止,PMOS管沒有壓降,其輸出高電平就為電源供電電壓,因此傳輸特性曲線隨電源電壓改變。從圖中也可看出CMOS器件工作電壓的范圍要比TTL寬。3-18 在CMOS傳輸門TG的輸出端接電阻RL=1 k,如圖3-76所示,設(shè)TG的導(dǎo)通電阻為RTG,截止電阻大于109,求:(1)當(dāng)C=1時,v0與v1的關(guān)系;(2)C=0時,輸出v0的狀態(tài)如何?答:(1)(2
11、)v0為高阻態(tài)。3-19 將CMOS門電路的輸入懸空,其輸出狀態(tài)如何?請說明其原理。答:輸入端懸空,會受到感應(yīng)信號干擾而誤認(rèn)為是有效輸入信號,易出現(xiàn)錯誤的輸出。3-20 在CMOS門電路中,有時采用圖3-77所示的方法擴(kuò)展其輸入端數(shù),試分析圖a和圖b的邏輯功能,寫出其輸出F1和F2的邏輯表達(dá)式。答:,3-21 能否將題3-20所述的擴(kuò)展CMOS門電路輸入端數(shù)的方法,用來擴(kuò)展TTL門電路的輸入端數(shù)?試簡述其原理。答:不能。因?yàn)?,?dāng)二極管與門輸入低電平時,經(jīng)過二極管后,輸出低電平會被抬高0.7V,可能會超過TTL與非門的開門電平VON,TTL與非門不能正常工作。同理,當(dāng)二極管或門輸入高電平時,經(jīng)過
12、二極管壓降后,輸出高電平會被降低0.7V,可能會低于TTL或非門的輸入關(guān)門電平VOFF,或非門則不能正常工作。 3-22 能夠?qū)蓚€CMOS與非門或者或非門的輸出端直接并聯(lián)連接使用,請說明其原因。答:不能。只有OC門、OD門或者三態(tài)門的輸出能夠直接并聯(lián),其他門電路輸出端不能直接連接,否則會提升輸出低電平的電壓值,也容易燒毀器件。3-23 試比較TTL電路和CMOS門電路的優(yōu)缺點(diǎn)。答: 1)TTL電路是電流控制器件,而CMOS電路是電壓控制器件。 2)TTL電路的速度快,傳輸延遲時間短(5-10ns),但是功耗大。 CMOS電路的速度慢,傳輸延遲時間長(25-50ns),但功耗低。 CMOS電路本身的功耗與輸入信號的脈沖頻率有關(guān),頻率越高,功耗越高,芯片越熱。 3)CMOS電路的鎖定效應(yīng): CMOS電路由于輸入太大的電流,內(nèi)部的電流急劇增大,除非切斷電源,電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時,CMOS的內(nèi)部電流能達(dá)到40mA以上,很容易燒毀芯片。3-24 試說明在使用CMOS門電路時不宜將輸入端懸空的理由。答:CMOS電路的輸入阻抗非常高,很容易受到干擾,并且CMOS電路為場效應(yīng)管,輸入電壓控制輸出電流,懸空時容易
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025新版七下單詞默寫表
- 2021高考英語單項選擇(2)及答案(武漢市)
- 【全程復(fù)習(xí)方略】2020年高考政治一輪單元評估檢測15-必修4-第三單元(廣東專供)
- 四年級數(shù)學(xué)(小數(shù)加減運(yùn)算)計算題專項練習(xí)與答案匯編
- 三年級數(shù)學(xué)計算題專項練習(xí)匯編及答案
- 【名師課堂-備課包】2013-2020學(xué)年高一下學(xué)期化學(xué)人教版必修2學(xué)案-第一章第3節(jié)
- 【名師一號】2020-2021學(xué)年高中地理必修一(中圖版)同步練習(xí):第三單元綜合檢測
- 《汽車底盤機(jī)械系統(tǒng)檢測與修復(fù)》-考試題庫及答案 項目三 轉(zhuǎn)向系統(tǒng)檢修試題及答案
- 缺乏適合中國國情的洪水風(fēng)險管理規(guī)范-教學(xué)教案
- 《《黨委會的工作方法》導(dǎo)讀》課件
- 后臺管理系統(tǒng)技術(shù)方案
- 作文素材:《南方周末》1997-2023年新年獻(xiàn)詞全匯編
- 員工待崗期滿考核方案
- 進(jìn)駐商場計劃書
- 建筑施工材料供應(yīng)鏈管理與控制
- 代理人培養(yǎng)計劃書
- 傳播學(xué)理論復(fù)習(xí)資料
- 鄉(xiāng)鎮(zhèn)污水處理調(diào)研報告
- 沈從文先生在西南聯(lián)大全文
- 紀(jì)檢涉案財物管理規(guī)定
- 低溫雨雪冰凍災(zāi)害應(yīng)急救援準(zhǔn)備
評論
0/150
提交評論