計算機組成原理精彩試題集含問題詳解

1、計算機組成原理試題一一、單項選擇題（從下列各題四個備選答案中選出一個正確答案，并將其代號寫在題干前 面的括號內(nèi)。）1. 若十進(jìn)制數(shù)據(jù)為137.5則其八進(jìn)制數(shù)為（B ）。A 89.8B、211.4C、211.5D、1011111.1012. 若 x 補=0.1101010，貝U x 原=（A ）。A 1.0010101 B 、1.0010110 C 、0.0010110 D 、0.11010103. 若采用雙符號位，則發(fā)生正溢的特征是：雙符號位為（B ）。A 00 B 、 01 C 、 10 D 、 114. 原碼乘法是（A ）。A、先取操作數(shù)絕對值相乘，符號位單獨處理B用原碼表示操作數(shù)，然后直

2、接相乘C被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘D乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘5.為了縮短指令中某個地址段的位數(shù)，有效的方法是采?。–)。A、立即尋址 B變址尋址 C間接尋址D、寄存器尋址6.下列數(shù)中，最小的數(shù)是（A）。A. (101001)2B. (52)8C.(2B)16D.457.下列數(shù)中，最大的數(shù)是（D）。A. (101001)2B. (52)8C.(2B)16D.458.下列數(shù)中，最小的數(shù)是（D）。A. (111111) 2B. ( 72)8C. (2F) 16D. 509.已知：X= 0.0011 , Y= -0.0101。(X+Y)補=(A)。A.10. 一個512K

3、B的存儲器，地址線和數(shù)據(jù)線的總和是（C ）。A. 17B. 19C. 27D. 3611. 某計算機字長是16位它的存儲容量是 64KB,按字編址，它們尋址范圍是（C ）。A. 64KB. 32KBC. 32KD. 16KB12. 某一 RAM芯片其容量為512*8位，除電源和接地端外該芯片引線的最少數(shù)目是（C ）。A. 21 B. 17 C. 19D.2012.計算機內(nèi)存儲器可以采用（A ）。A. RAM和 ROMB.只有 ROM C.只有 RAMD.RAM和 SAM13. 單地址指令中為了完成兩個數(shù)的算術(shù)操作，除地址碼指明的一個操作數(shù)外，另一個數(shù)常 需采用（C ）。A.堆棧尋址方式 B.立

4、即尋址方式C.隱含尋址方式D.間接尋址方式14. 零地址運算指令在指令格式中不給出操作數(shù)地址，因此它的操作數(shù)來自（B ）。A.立即數(shù)和棧頂 B.棧頂和次棧頂 C.暫存器和棧頂D.寄存器和內(nèi)存單元15. 指令系統(tǒng)中采用不同尋址方式的目的主要是（C ）。A.實現(xiàn)存儲程序和程序控制B.可以直接訪問外存C.縮短指令長度，擴大尋址空間，提高編程靈活性D.提供擴展操作碼的可能并降低指令譯碼難度16. 用于對某個寄存器中操作數(shù)的尋址方式稱為（C ）尋址。A.直接B間接C.寄存器直接D.寄存器間接17. 寄存器間接尋址方式中，操作數(shù)處在（A.通用寄存器B.貯存單元18. RISC是（A ）的簡稱。A.精簡指令

5、系統(tǒng)計算機C.復(fù)雜指令計算機19. CISC是（C ）的簡稱。A.精簡指令系統(tǒng)計算機C.復(fù)雜指令計算機20. 中央處理器是指（C ） oA.運算器B.控制器21. 在CPU中跟蹤指令后繼地址的寄存器是A .主存地址寄存器B.程序寄存器22. CPU中通用寄存器的位數(shù)取決于（ BA.存儲容量B.機器字長23. 同步控制是（C ） °A.只適用于CPU控制的方式C.由統(tǒng)一時序信號控制的方式B ） °C.程序計數(shù)器D.堆棧B. 大規(guī)模集成電路D.超大規(guī)模集成電路B. 大規(guī)模集成電路D.超大規(guī)模集成電路C. 運算器和控制器存儲器D.運算器和控制器（B ）C. 指令寄存器D.狀態(tài)條件

6、寄存器）°C.指令的長度D.CP U的管腳數(shù)B. 只適用于外圍設(shè)備控制的方式D. 所有指令執(zhí)行時間都相同的方式24. 異步控制常用于（A ）作為其主要控制方式。B.微型機的CPU控制中D.微程序控制器中A.在單總線結(jié)構(gòu)計算機中訪問主存與外圍設(shè)備時C. 組合邏輯控制的CPU中25. 為了縮短指令中某個地址段的位數(shù)，有效的方法是采?。?C ）°A、立即尋址B變址尋址C、間接尋址D寄存器尋址、判斷題（判斷下列各題的正誤。對的打“/，錯的打“x” ，若錯誤必須加以改正。每題1分，計10分）1、存儲單元是存放一個二進(jìn)制信息的存貯元。x2、計算機輔助設(shè)計簡稱 CAD V3、 集中式總線

7、控制中，定時查詢方式的響應(yīng)速度最快。X4、 主程序運行時何時轉(zhuǎn)向為外設(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。X5、 時序電路用來產(chǎn)生各種時序信號，以保證整個計算機協(xié)調(diào)地工作。V6、 采用下址字段法控制微程序執(zhí)行順序的微程序控制器中，一定要有微程序計數(shù)器。X7、 主存儲器中采用雙譯碼結(jié)構(gòu)的主要目的是提高存取速度。X8、 集中式總線控制中，定時查詢方式下，各設(shè)備的優(yōu)先級是固定不變的。x9、 引入虛擬存儲系統(tǒng)的目的是提高存儲速度。x10、DMA方式進(jìn)行外設(shè)與主機交換信息時，不需要向主機發(fā)出中斷請求。11、 CPU以外的設(shè)備都稱外部設(shè)備。X12、第三代計算機所用的基本器件是晶體管。13、奇偶校驗可以糾正代

8、碼中出現(xiàn)的錯誤。14、用微指令的分段譯碼法設(shè)計微指令時，XX需將具有相斥性的微命令組合在同一字段內(nèi)。15、CPU訪問存儲器的時間是由存儲器的容量決定的，存儲容量與越大，訪問存儲器所需的 時間越長。X四、名詞解釋（每題 2分，共10分）1、存儲程序的工作方式：將計算機需進(jìn)行的工作事先編寫成程序，存入計算機中，運行程 序時計算機自動進(jìn)行工作。2、 高速緩沖存儲器：介于CPU與主存之間，速度較快、容量較小、價格較貴的存儲器，引 入CACHE勺目的是提高存儲系統(tǒng)的速度。3、 程序中斷的工作方式：在CPU運行主程序時，接受到非預(yù)期的中斷請求，CPU暫停現(xiàn)行工作轉(zhuǎn)向為中斷請求服務(wù)，待服務(wù)完畢后回到住程序繼

9、續(xù)執(zhí)行。4、系統(tǒng)總線：連接機器內(nèi)部各大部件的信息公共通道。5、微程序：用于解釋機器指令的若干條微指令的有序集合。6、（磁盤的）數(shù)據(jù)傳輸率：單位時間傳送的二進(jìn)制信息的字節(jié)數(shù)。7、DMA方式：單位時間傳送的二進(jìn)制信息的字節(jié)數(shù)。8、隨機存取方式：一定的硬件和一定的軟件組成的有機整體。五、簡答題（每小題 5分，共30分）1、 說你認(rèn)為計算機系統(tǒng)中的硬件和軟件在邏輯功能等價嗎？為什么？答：軟件與硬件的邏輯功能是等效的，但性能不相同。2、什么是運算器？它的主要由哪幾個功能部件組成？答：運算器是進(jìn)行算術(shù)邏輯運算的部件。它主要由加法器、通用寄存器、標(biāo)志寄存器等部件組成。3、與RAM相比ROM有何特點？答：RO

10、M掉電后信息不會丟失，但其中的信息只能讀不能隨便寫。4、 與程序中斷控制方式相比DMA控制方式有何特點？答：速度快。響應(yīng)快、優(yōu)先級高、處理快、無須現(xiàn)場保護(hù)和現(xiàn)場的恢復(fù)。但是應(yīng)用范 圍沒有程序中斷控制方式廣。5、微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號存放在控制存儲器中，需要時從這個存儲器中讀取， 即把操作控制信號編成微指令， 存放在控制存儲器中。 一條機器 指令的功能通常用許多條微指令組成的序列來實現(xiàn)，這個微指令序列稱為微程序。微指令在控制存儲器中的存儲位置稱為微地址。6、同種類的外設(shè)部設(shè)備接入計算機系統(tǒng)時，應(yīng)解決哪些主要問題？ 答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的

11、反饋。7、中斷接口一般包含哪些基本組成？簡要說明它們的作用。答：地址譯碼。選取接口中有關(guān)寄存器，也就是選擇了I/O設(shè)備； 命令字/狀態(tài)字寄存器。供 CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息； 數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實現(xiàn)速度匹配； 控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。8、加快中央處理器與主存之間傳輸信息的措施有哪些？六、綜合題1、設(shè)X=26/32 , Y=-15/32,采用二進(jìn)制變形補碼計算 X+Y補=?并討論計算結(jié)果。解：設(shè)X=26/32 , Y=-15/32,采用二進(jìn)制變形補碼計算X+Y補=?并討論計算結(jié)果。解:X=0.11010Y= - 0.01111X+Y補=0.

12、010111無溢出2、X= 00110011 , Y= 10011110，求 XAY = ? XVY = ?解：XAY= 00010010XVY= 101111113、設(shè)有一個具有12位地址和4位字長的存儲器，問：(1) 該存儲器能存儲多少字節(jié)信息？(2) 如果存儲器由1KX 1位RAM芯片組成.需要多少片？(3 )需要地址多少位作為芯片選擇？(4)試畫出該存儲器的結(jié)構(gòu)圖。解：設(shè)有一個具有12位地址和4位字長的存儲器，(1 )該存儲器能存儲2K字節(jié)信息。(2) 如果存儲器由1KX 1位RAM芯片組成.需要16片。(3 )需要地址2位作為芯片選擇。(4)(圖略)4. 某機字長16位，內(nèi)存總?cè)萘繛?/p>

13、 256KW 其中ROM占地址范圍為 00000H0FFFFH其余地 址空間為RAM請用如下存貯芯片為該機設(shè)計一個存儲器：(1) ROM、RAM的容量各為多少？(2) 該主存的地址線、數(shù)據(jù)線各為多少根？(3) 用容量為32K*16的ROM芯片和64K*16的RAM芯片構(gòu)成該存儲器，需要RAM和ROM芯片各幾片？(4) 畫出存儲器結(jié)構(gòu)及其與 CPU連接的邏輯框圖解：(1) ROM 64KRAM 192K 數(shù)據(jù)線有16根，地址線有18根。(3) 需 ROM 2 片，需 RAM 3 片。(圖略)5. 什么是CPU CPU主要由哪些寄存器級的部件組成？CPU是計算機中進(jìn)行算術(shù)邏輯運算和指揮協(xié)調(diào)機器各大

14、部件工作的部件。IR、PSW GR ALU PC等。(圖略)6 .畫出單總線CPU內(nèi)部框圖(寄存器級)，擬出加法指令A(yù)DD R1,( R2)的讀取與執(zhí)行流程。源尋址方式采用寄存器間址方式。五鍛計題供25分）1（10分）PCfMAR PC + HPC DBUSfMDRTR R2-*NAR DBUSTDRfY Ri + Y-Z ZT評分屈5分 流程5分計算機組成原理試題二一、選擇題（共20分，每題1分）1. CPU響應(yīng)中斷的時間是 _ C。A. 中斷源提出請求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。2. 下列說法中_c_是正確的。A. 加法指令的執(zhí)行周期一定要訪存；B.加法指令的執(zhí)

15、行周期一定不訪存；C. 指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存；D. 指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不一定訪存。3垂直型微指令的特點是 c_。A.微指令格式垂直表示；B.控制信號經(jīng)過編碼產(chǎn)生；C.采用微操作碼；D.采用微指令碼。4.基址尋址方式中，操作數(shù)的有效地址是_A_。A.基址寄存器內(nèi)容加上形式地址（位移量）；B .程序計數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址；D.寄存器內(nèi)容加上形式地址。5 .常用的虛擬存儲器尋址系統(tǒng)由A 兩級存儲器組成。A. 主存輔存；B. Cache 主存；C. Cache 輔存；D.主存一硬盤。6. DMA訪問主存時

16、，讓CPU處于等待狀態(tài)，等DMA勺一批數(shù)據(jù)訪問結(jié)束后，CPU再恢復(fù)工作, 這種情況稱作A 。A. 停止CPU訪問主存；B.周期挪用；C. DMA與 CPU交替訪問；D. DMA7. 在運算器中不包含 _D_。A.狀態(tài)寄存器；B.數(shù)據(jù)總線；C. ALU; D.地址寄存器。&計算機操作的最小單位時間是A 。A.時鐘周期； B.指令周期；C. CPU周期；D.中斷周期。9. 用以指定待執(zhí)行指令所在地址的是_C。A.指令寄存器；B.數(shù)據(jù)計數(shù)器；C.程序計數(shù)器；pc D .累加器。10. 下列描述中 B_是正確的。A. 控制器能理解、解釋并執(zhí)行所有的指令及存儲結(jié)果；B. 一臺計算機包括輸入、輸出

17、、控制、存儲及算邏運算五個單元；C. 所有的數(shù)據(jù)運算都在 CPU的控制器中完成；D. 以上答案都正確。11. 總線通信中的同步控制是 _B。A.只適合于CPU控制的方式；B.由統(tǒng)一時序控制的方式 ；C.只適合于外圍設(shè)備控制的方式；D.只適合于主存。12. 一個16KX 32位的存儲器，其地址線和數(shù)據(jù)線的總和是B。14+32=46A.中斷服務(wù)程序可以是操作系統(tǒng)模塊；C.中斷向量法可以提高識別中斷源的速度;B .中斷向量就是中斷服務(wù)程序的入口地址;A. 48；B. 46；C. 36；D. 32。13.某計算機字長是16位，它的存儲容量是1MB按字編址，它的尋址范圍是A1mb/2b=1024kb/2

18、b=512kA. 512K；B. 1MC. 512KB;D. 1MB14.以下 B是錯誤的。（輸入輸出4 ）D. 軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。15. 浮點數(shù)的表示范圍和精度取決于 _C。A.階碼的位數(shù)和尾數(shù)的機器數(shù)形式；B.階碼的機器數(shù)形式和尾數(shù)的位數(shù)；C.階碼的位數(shù)和尾數(shù)的位數(shù)；D.階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式。16. 響應(yīng)中斷請求的條件是 _B。A.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時；C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1 ”時；D. CPU提出中斷。17以下敘述中_B是錯誤的。A. 取指令操作是控制器固有的功能，不需要在操作碼控制下完成；B. 所有指令

19、的取指令操作都是相同的；C. 在指令長度相同的情況下，所有指令的取指操作都是相同的；D. 條指令包含取指、分析、執(zhí)行三個階段。18. 下列敘述中A是錯誤的。A. 采用微程序控制器的處理器稱為微處理器；cpuB. 在微指令編碼中，編碼效率最低的是直接編碼方式；C. 在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；D. CMAf是控制器中存儲地址寄存器。19. 中斷向量可提供 _C_。A.被選中設(shè)備的地址；B .傳送數(shù)據(jù)的起始地址；C.中斷服務(wù)程序入口地址；D.主程序的斷點地址。20. 在中斷周期中，將允許中斷觸發(fā)器置“0 ”的操作由A完成。A.硬件；B.關(guān)中斷指令；C.開中斷指令；D

20、.軟件。二、填空題（共20分，每空1分）1. 在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是 停止CPU訪問主、周期挪用和DMA和 CPU交替訪問主存。2. 設(shè)n = 8（不包括符號位），則原碼一位乘需做_8_次移位和最多 8次加法，補 碼Booth算法需做_8次移位和最多_9次加法。3. 設(shè)浮點數(shù)階碼為 8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），貝U 32位二進(jìn)制 補碼浮點規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127（1 - 223），最小正數(shù)為 2t29, 最大負(fù)數(shù)為2 氣-2一 1-2一23），最小負(fù)數(shù)為-2127 。4. 一個總線傳輸周期包括_a

21、_ .申請分配階段 B .尋址階段C.傳輸階D.結(jié) 束階段5. CPU采用同步控制方式時，控制器使用機器周和節(jié)拍一組成的多極時序系統(tǒng)。6. 在組合邏輯控制器中， 微操作控制信號由 指令操作碼 、時序和.狀態(tài)條件決定。三、名詞解釋（共10分，每題2分）1 .機器周期2 .周期挪用 3 .雙重分組跳躍進(jìn)位 4 .水平型微指令5 .超標(biāo)量 四、計算題（5 分）11 7已知：A= , B =求：A+B補16 16五、簡答題（15分）1 某機主存容量為 4MK 16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、基址五種尋址方式。（5分）（1 ）

22、畫出一地址指令格式并指出各字段的作用；（2） 該指令直接尋址的最大范圍（十進(jìn)制表示）；（3） 一次間址的尋址范圍（十進(jìn)制表示）；（4） 相對尋址的位移量（十進(jìn)制表示）。2 .控制器中常采用哪些控制方式，各有何特點？3 .某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L4,L2,L3,L0,L1 ，寫出各中斷源的屏蔽字。（5分）中斷源屏敝字01234L011000L101000L211110L311o10L411111六、問答題（20分）（1） 畫出主機框圖（要求畫到寄存器級）；（2）若存儲器容量為 64KX 32位，指出圖中各寄存器的位數(shù)；（

23、3） 寫出組合邏輯控制器完成 STA X （X為主存地址）指令發(fā)出的全部微操作命令 及節(jié)拍安排。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號（低電平有效），用 如字作讀寫控制信號（高電平為讀，低電平為寫） ?，F(xiàn)有下列存儲芯片：1KX 4位RAM 4KX 8位RAM 2KX 8位ROM以及74138譯碼器和各種門電路，如圖所示。 畫出CPU與存儲器連 接圖，要求：（1） 主存地址空間分配：8000H87FFH為系統(tǒng)程序區(qū)；8800H8BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細(xì)畫出存

24、儲芯片的片選邏輯。GiYCG 2A丫6CG2BCBAY074138譯碼器Gi，二，GB為控制端C, B, A為變量控制端Y7Y0為輸岀端B .按地址訪問并順序執(zhí)行指令 ；.存儲器按內(nèi)容選擇地址。C 。B.進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送;D. 定是自動加+1。計算機組成原理試題三、選擇題（共20分，每題1 分）1 馮諾伊曼機工作方式的基本特點是A多指令流單數(shù)據(jù)流；C.堆棧操作；D2程序控制類指令的功能是A進(jìn)行主存和 CPU之間的數(shù)據(jù)傳送；C.改變程序執(zhí)行的順序；3. 水平型微指令的特點是A qA 一次可以完成多個操作 ；B微指令的操作控制字段不進(jìn)行編碼; C.微指令的格式簡短；D .微指令的格式

25、較長。4. 存儲字長是指B.存放在一個存儲單元中的二進(jìn)制A存放在一個存儲單元中的二進(jìn)制代碼組合；代碼位數(shù)；D 機器指令的位數(shù)。C.存儲單元的個數(shù)；5 . CPU!過_B_啟動通道。A.執(zhí)行通道命令；B.執(zhí)行I/O指令；C.發(fā)出中斷請求；D .程序查詢。6. 對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，這屬于計算機在C方面的應(yīng)用。A .數(shù)值計算；B.輔助設(shè)計；C.數(shù)據(jù)處理；D.實時控制。7. 總線中地址線的作用是 _C。A只用于選擇存儲器單元；B.由設(shè)備向主機提供地址；C.用于選擇指定存儲器單元和I/O設(shè)備接口電路的地址 ；D.即傳送地址又傳送數(shù)據(jù)。&總線的異步通信方式 _A_。A不采用時鐘信號，只

26、采用握手信號；B .既采用時鐘信號，又采用握手信號；C.既不采用時鐘信號，又不采用握手信號；D.既采用時鐘信號，又采用握手信號。 9.存儲周期是指 C 。A存儲器的寫入時間；B .存儲器進(jìn)行連續(xù)寫操作允許的最短間隔時間；C.存儲器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時間；D.指令執(zhí)行時間。10 .在程序的執(zhí)行過程中，Cache與主存的地址映射是由 _C_。A操作系統(tǒng)來管理的；B.程序員調(diào)度的；C.由硬件自動完成的；D.用戶軟件完 成。11.以下敘述_C_是正確的。A. 外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B. 外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；C. 中斷方式一般用于處理隨

27、機出現(xiàn)的服務(wù)請求；D.程序查詢用于鍵盤中斷。12 .加法器采用先行進(jìn)位的目的是 _C_。構(gòu)。A.優(yōu)化加法器的結(jié)構(gòu)；B .節(jié)省器材；C.加速傳遞進(jìn)位信號；D.增強加法器結(jié)13變址尋址方式中，操作數(shù)的有效地址是_C。A基址寄存器內(nèi)容加上形式地址（位移量）；B.程序計數(shù)器內(nèi)容加上形式地址；C.變址寄存器內(nèi)容加上形式地址 ；D.寄存器內(nèi)容加上形式地址。14. 指令寄存器的位數(shù)取決于 _B_OA存儲器的容量；B.指令字長；C.機器字長；D.存儲字長。15 .在控制器的控制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不相同，這屬于A_。A.同步控制；B.異步控制；C.聯(lián)合控制；D.人工控制。16 .下列敘述中_B

28、正確的。A控制器產(chǎn)生的所有控制信號稱為微指令；B.微程序控制器比硬連線控制器更加靈活；C.微處理器的程序稱為微程序；D.指令就是微指令。17 . CPU中的譯碼器主要用于 _B_。A地址譯碼；B.指令譯碼；C.選擇多路數(shù)據(jù)至 ALU; D.數(shù)據(jù)譯碼。18 .直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入A 。A. PC; B .地址寄存器；C.累加器；D. ALUL19 . DMA方式的接口電路中有程序中斷部件，其作用是C_oA.實現(xiàn)數(shù)據(jù)傳送；B.向CPU提出總線使用權(quán)；C.向CPU提出傳輸結(jié)束；D.發(fā) 中斷請求。20 .下列器件中存取速度最快的是C _。A Cache; B .王存；C.

29、奇存器；D .輔存。二、填空題（共20分，每題1分）1. 完成一條指令一般分為A周期和 B周期，前者完成C操作，后者完成D操作。2.設(shè)指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成 108種操作，操作碼長度固定，且具有直接、間接（一次間址）、變址、基址、相對、立即等尋址方式，則在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占位，尋址特征位占_B位，可直接尋址的范圍是 _C，一次間址的范圍是 _D。3. 微指令格式可分為 _A型和 B型兩類，其中_C型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。4. 在寫操作時，對 Cache與主存單元同時修改的方法稱作A，若每次只暫時寫入Cache,

30、直到替換時才寫入主存的方法稱作_B。5 . I/O與主機交換信息的方式中， 程序查詢方式 和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中C體現(xiàn)CPU與設(shè)備是串行工作的。6.在小數(shù)定點機中，采用 1位符號位，若寄存器內(nèi)容為10000000,當(dāng)它分別表示為原碼、補碼和反碼時， 其對應(yīng)的真值分別為 _A、_B和 C（均用十進(jìn)制表示）。三、名詞解釋（共10分，每題2分）1 .時鐘周期 2.向量地址3 .系統(tǒng)總線4 .機器指令5 .超流水線四、計算題（5分）設(shè)機器數(shù)字長為8位（含一位符號位在內(nèi)），若A= +15, B= +24，求A-B補并還原成 真值。五、簡答題（共15分）1 指出零的表示是唯一形式的機器數(shù)

31、，并寫出其二進(jìn)制代碼（機器數(shù)字長自定） （2分）2除了采用高速芯片外，分別指出存儲器、運算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機器速度，各舉一例簡要說明。（4分）3總線通信控制有幾種方式，簡要說明各自的特點。（4分）4以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。（5分）六、問答題（共20分）1 已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機器在完成帶返轉(zhuǎn)指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）如果采用微程序控制，需增加哪些微操作命令?3. （6分）設(shè)某機有四個中斷源 A B、C、D,其硬件排隊優(yōu)先次序為 A > B > C > D 現(xiàn)要

32、求將中斷處理次序改為 D > A>C> B 。（1）寫出每個中斷源對應(yīng)的屏蔽字。（2） 按下圖時間軸給出的四個中斷源的請求時刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時間均為20S。程序5 10 15 2030心1i1d14050 , "1 160708090iiiiJLL.B DtAtCt (Ms)2. （6分）一條雙字長的取數(shù)指令（LDA）存于存儲器的100和101單元，其中第一個字為操作碼和尋址特征 M第二個字為形式地址。假設(shè)PC當(dāng)前值為100,變址寄存器 XR的內(nèi)容為100，基址寄存器的內(nèi)容為 200,存儲器各單元的內(nèi)容如下圖所示。寫出在下列尋

33、址 方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。100尋址方式AC內(nèi)容七101設(shè)效)作訪02 寫)?，F(xiàn)有RO30oRAM及試40o要求：(401 序區(qū)；402700400500200600設(shè)計題(10分)CPU共有16根地址線,F列存儲芯片:存控制信號8根數(shù)直接尋址用MREQ (低電平有ALU寫命令信號(高電平為讀，低電平為（2K 8 位，4K 4 位,(2)立即尋址8K 8 位)，（1K 4 位，2K 8 位，4K 8 位）74138譯碼器和其他門電路3)門 上述規(guī)格中選用合適芯片，畫)最小4K地址為系統(tǒng)程序區(qū)(2)指出選用的存儲芯片類型及數(shù)量;(3)詳細(xì)畫出片選邏輯。500:GG2ACB

34、A丫7-丫；Gt，G2A, G2b，為控制端C,B,A為變量輸入端丫0丫；為變量輸岀端74 138譯碼器丫0CPU和存儲芯片的連接圖。4相96尋址383地址范圍為用戶程(5) 變址尋址(6) 基址尋址計算機組成原理試題四一、選擇題（共20分，每題1分）1 直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是C。A直接、立即、間接；B.直接、間接、立即；C.立即、直接、間接；D.立即、間接、直接。2 .存放欲執(zhí)行指令的寄存器是 D 。A MAR B . PC; C . MDR D . IR。3. 在獨立請求方式下，若有N個設(shè)備，則 B_。A有一個總線請求信號和一個總線響應(yīng)信號；B.有N個

35、總線請求信號和 N個總線響應(yīng)信號；C.有一個總線請求信號和 N個總線響應(yīng)信號；D.有N個總線請求信號和一個總線 響應(yīng)信號。4. 下述說法中_C 正確的。A半導(dǎo)體RAM言息可讀可寫，且斷電后仍能保持記憶；B. 半導(dǎo)體RAM是易失性RAM而靜態(tài)RAM中的存儲信息是不易失的；C. 半導(dǎo)體RAM是易失性RAM而靜態(tài)RAM只有在電源不掉時，所存信息是不易失 的。5 . DMA訪問主存時，向 CPU發(fā)出請求，獲得總線使用權(quán)時再進(jìn)行訪存，這種情況稱作_B_。A. 停止CPU訪問主存；B .周期挪用；C. DMA與 CPU交替訪問；D. DMA6 .計算機中表示地址時，采用 _D_ 。A .原碼；B .補碼；

36、C.反碼；D.無符號數(shù)。7. 采用變址尋址可擴大尋址范圍，且_C。A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中不可變；B. 變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；C. 變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；D .變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；8由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做_C 。A超標(biāo)量技術(shù)；B.超流水線技術(shù)；C.超長指令字技術(shù)；D.超字長。9 .計算機執(zhí)行乘法指令時，由于其操作較復(fù)雜，需要更多的時間，通常采用_C控制方式。A延長機器周期內(nèi)節(jié)拍數(shù)的；B.異步；C.中央與局部控制相結(jié)合的；D.同步;10 .微程序放在_B_中。A

37、存儲器控制器；B.控制存儲器；C.主存儲器；D. Cache。11. 在CPU的寄存器中，B對用戶是完全透明的。A. 程序計數(shù)器；B.指令寄存器；C.狀態(tài)寄存器；D.通用寄存器。12 .運算器由許多部件組成，其核心部分是_B。A .數(shù)據(jù)總線；B .算術(shù)邏輯運算單元；C .累加寄存器；D .多路開關(guān)。13 . DMA 口 _B_。A.可以用于主存與主存之間的數(shù)據(jù)交換；B.內(nèi)有中斷機制；C.內(nèi)有中斷機制，可以處理異常情況；D.內(nèi)無中斷機制14 . CPU響應(yīng)中斷的時間是C 。A中斷源提出請求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。15. 直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址

38、碼送入_A。A. PC; B.地址寄存器；C.累加器；D. ALU。16 三種集中式總線控制中，_A_方式對電路故障最敏感。A鏈?zhǔn)讲樵?；B.計數(shù)器定時查詢；C.獨立請求；D.以上都不對。17. 一個16KX 32位的存儲器，其地址線和數(shù)據(jù)線的總和是_B。A 48； B . 46； C. 36； D. 32.18 .以下敘述中錯誤的是 B_。A.指令周期的第一個操作是取指令；B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令；C.取指令操作是控制器自動進(jìn)行的；D.指令第一字節(jié)含操作碼。19 .主存和CPU之間增加高速緩沖存儲器的目的是A qA解決CPU和主存之間的速度匹配問題；B.擴大主存容量；C

39、.既擴大主存容量，又提高了存取速度；D .擴大輔存容量。20 .以下敘述_A_是錯誤的。A. 一個更高級的中斷請求一定可以中斷另一個中斷處理程序的執(zhí)行；B . DMA和CPU必須分時使用總線；C . DMA勺數(shù)據(jù)傳送不需 CPU控制；D . DMA中有中斷機制。二、填空（共20分，每空1分）1 .設(shè)24位長的浮點數(shù)，其中階符 1位，階碼5位，數(shù)符1位，尾數(shù)17位，階碼和尾 數(shù)均用補碼表示，且尾數(shù)采用規(guī)格化形式，則它能表示最大正數(shù)真值是 _a，非零最小正數(shù)真值是 _B，絕對值最大的負(fù)數(shù)真值是 _C，絕對值最小的負(fù)數(shù)真值是 D （均用十進(jìn)制表示） 。2. 變址尋址和基址尋址的區(qū)別是：在基址尋址中，

40、基址寄存器提供A,指令提供_B；而在變址尋址中，變址寄存器提供_C，指令提供D。3. 影響流水線性能的因素主要反映在A和_B兩個方面。4. 運算器的技術(shù)指標(biāo)一般用A 和 B表示。5. 緩存是設(shè)在A和 B之間的一種存儲器，其速度 C匹配，其容量與D有關(guān)。6 . CPU響應(yīng)中斷時要保護(hù)現(xiàn)場，包括對_A和 B的保護(hù)，前者通過C實現(xiàn)，后者可通過D實現(xiàn)。三、名詞解釋（共10分，每題2分）1. 微程序控制2 .存儲器帶寬 3. RISC 4.中斷隱指令及功能5 .機器字長四、計算題（5分）已知：兩浮點數(shù) x = 0.1101 X 2 , y = 0.1011 x 2 求：x +y五、簡答題（共20分）1

41、.完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。（4分）2. 除了采用高速芯片外，從計算機的各個子系統(tǒng)的角度分析，指出6種以上（含6種）提高整機速度的措施。（6分）3. 某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1 ，寫出各中斷源的屏蔽字。（5分）中斷源屏敝字01234L0L1L2L3L44 某機主存容量為4MX 16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備120種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對四種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2） 該指令

42、直接尋址的最大范圍（十進(jìn)制表示）；（3） 次間址的尋址范圍（十進(jìn)制表示）；（4） 相對尋址的位移量（十進(jìn)制表示）。六、問答題（共15分）1 假設(shè)CPU在中斷周期用堆棧保存程序斷點，而且進(jìn)棧時指針減1,出棧時指針加1。分別寫出組合邏輯控制和微程序控制在完成中斷返回指令時，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。（8分）2畫出DMA方式接口電路的基本組成框圖，并說明其工作過程（以輸入設(shè)備為例）。（7分）七、設(shè)計題（10分）設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效），用作讀/寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列存儲芯片：1KX 4位RAM 4KX 8位R

43、AM8KX 8位RAM 2KX 8位ROM 4KX 8位ROM 8KX 8位ROM 74LS138譯碼器和各種門電路， 如圖所示。畫出 CPU與存儲器的連接圖，要求（1）主存地址空間分配：6000H67FFH為系統(tǒng)程序區(qū)；6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲芯片，說明各選幾片？（3）詳細(xì)畫出存儲芯片的片選邏輯圖。計算機組成原理試題五一、選擇題（共20分，每題1分） 1一條指令中包含的信息有 _C。A. 操作碼、控制碼；B.操作碼、向量地址；C.操作碼、地址碼。2 在各種異步通信方式中，_C速度最快。A. 全互鎖； B .半互鎖； C .不互鎖。3. 個512KB的存儲器，其

44、地址線和數(shù)據(jù)線的總和是_C_。A. 17； B. 19； C. 27。4. 在下列因素中，與 Cache的命中率無關(guān)的是C 。）A. Cache塊的大??；B. Cache的容量；C.主存的存取時間。5. 在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則 A 。A.設(shè)備號小的優(yōu)先級高；B.每個設(shè)備使用總線的機會相等；C.設(shè)備號大的優(yōu)先級高。6. Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作B。A.直接映象；B.全相聯(lián)映象；C.組相聯(lián)映象。7. 中斷服務(wù)程序的最后一條指令是 _C。A.轉(zhuǎn)移指令；B.出棧指令；C .中斷返回指令。&微指令操作控制字段的每一位

45、代表一個控制信號，這種微程序的控制（編碼）方式是_B。A.字段直接編碼；B .直接編碼；C .混合編碼。9. 在取指令操作之后，程序計數(shù)器中存放的是_C。A.當(dāng)前指令的地址；B .程序中指令的數(shù)量；C .下一條指令的地址。10. 以下敘述中A 是正確的。A. RISC機一定采用流水技術(shù)；B.采用流水技術(shù)的機器一定是RISC機；C. CISC機一定不采用流水技術(shù)。11. 在一地址格式的指令中，下列_B _是正確的。A.僅有一個操作數(shù)，其地址由指令的地址碼提供；B.可能有一個操作數(shù)，也可能有兩個操作數(shù)；C. 一定有兩個操作數(shù)，另一個是隱含的。12. 在浮點機中，判斷原碼規(guī)格化形式的原則是_B_。A

46、 .尾數(shù)的符號位與第一數(shù)位不同；B.尾數(shù)的第一數(shù)位為 1，數(shù)符任意；C .尾數(shù)的符號位與第一數(shù)位相同；D.階符與數(shù)符不同。13. I/O采用不統(tǒng)一編址時，進(jìn)行輸入輸出操作的指令是_C_。A.控制指令；B.訪存指令；C.輸入輸出指令。14. 設(shè)機器字長為 64位，存儲容量為128MB若按字編址，它的尋址范圍是B 。A. 16MB B. 16M C. 32M。15. _B尋址便于處理數(shù)組問題。A.間接尋址；B.變址尋址；C.相對尋址。16. 超標(biāo)量技術(shù)是_B_。A.縮短原來流水線的處理器周期；B.在每個時鐘周期內(nèi)同時并發(fā)多條指令；C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。17以

47、下敘述中B是錯誤的。A. 取指令操作是控制器固有的功能，不需要在操作碼控制下完成;B. 所有指令的取指令操作都是相同的；C. 在指令長度相同的情況下，所有指令的取指操作都是相同的。18. I/O與主機交換信息的方式中，中斷方式的特點是_B_。A. CPU與設(shè)備串行工作，傳送與主程序串行工作；B. CPU與設(shè)備并行工作，傳送與主程序串行工作；C. CPU與設(shè)備并行工作，傳送與主程序并行工作。19. 設(shè)寄存器內(nèi)容為 11111111,若它等于+127,則為_D.A .原碼；B .補碼；20.設(shè)機器數(shù)采用補碼形式（含 I_C。A . -27 ； B . -97 ；C.反碼；D位符號位），若寄存器內(nèi)容

48、為C . -101 ； D.移碼。9BH則對應(yīng)的十進(jìn)制數(shù)為155。、填空題（共20分，每空1分）B和 C1 . DMA的數(shù)據(jù)塊傳送可分為A階段。2. 設(shè)n = 16 （不包括符號位），機器完成一次加和移位各需100ns,則原碼一位乘最多需 A ns, 補碼Booth算法最多需B ns3. 設(shè)相對尋址的轉(zhuǎn)移指令占 2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補碼表示），每當(dāng)CPU從存儲器取出一個字節(jié)時，即自動完成（ pc） + 1 t pc。設(shè)當(dāng)前指令地 址為3008H,要求轉(zhuǎn)移到300FH,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 _A。若當(dāng)前指令地址為300FH,要求轉(zhuǎn)移到3004H,則該轉(zhuǎn)移指令

49、第二字節(jié)的內(nèi)容為B。4. 設(shè)浮點數(shù)階碼為 8位（含1位階符），用移碼表示，尾數(shù)為 24位（含1位數(shù)符），用 補碼規(guī)格化表示，則對應(yīng)其最大正數(shù)的機器數(shù)形式為_A，真值為B（十進(jìn)制表示）；對應(yīng)其絕對值最小負(fù)數(shù)的機器數(shù)形式為C，真值為D （十進(jìn)制表示）。5. I/O的編址方式可分為A和 B兩大類，前者需有獨立的I/O指令，后者可通過_C指令和設(shè)備交換信息。6. 動態(tài)RAM靠A的原理存儲信息，因此一般在_B時間內(nèi)必須刷新一次，刷新與 _C址有關(guān)，該地址由D給出。7 .在微程序控制器中，一條機器指令對應(yīng)一個A，若某機有35條機器指令，通?？蓪?yīng)_B。三、解釋下列概念（共 10分，每題2分）1. CMAR

50、 2 .總線 3 .指令流水 4 .單重分組跳躍進(jìn)位5 .尋址方式四、計算題（6分）設(shè)某機主頻為8MHz每個機器周期平均含 2個時鐘周期，每條指令平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS?若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS?五、簡答題（共20分）（4分）1. CPU包括哪幾個工作周期？每個工作周期的作用是什么。2什么是指令周期、機器周期和時鐘周期？三者有何關(guān)系？（ 6分）3.某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L3,L2,L4

51、,L1,L0，寫出各中斷源的屏蔽字。（5分）中斷源屏敝字01234L0L1L2L3L44某機主存容量為 4MK 16位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備56種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）（1）畫出一地址指令格式并指出各字段的作用；（2） 該指令直接尋址的最大范圍（十進(jìn)制表示）；（3） 一次間址的尋址范圍（十進(jìn)制表示）；（4） 相對尋址的位移量（十進(jìn)制表示）。六、問答題（共15分）1. 按序?qū)懗鐾瓿梢粭l加法指令A(yù)DD a （ a為主存地址）兩種控制器所發(fā)出的微操作命令 及節(jié)拍安排。（8分）2. 假設(shè)磁盤采用 DMA方式與主機交換信息，

52、其傳輸速率為2MB/S，而且DMA的預(yù)處理需1000個時鐘周期，DMA完成傳送后處理中斷需 500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長 度為4KB,試問在硬盤工作時，50MHz的處理器需用多少時間比率進(jìn)行DMA輔助操作（預(yù)處理和后處理）。（7分）（輸入輸出4 ）七、設(shè)計題（10分）設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號（低電平有效） ，用作讀寫 控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定） ，如圖所 示。畫出CPU與存儲器的連接圖，要求：（1） 存儲芯片地址空間分配為：02047為系統(tǒng)程序區(qū)；20488191為用戶程序區(qū)。（2）指出選用的存儲芯片類型及數(shù)量；（3）詳細(xì)畫出片選邏輯。計算機組成原理試題六一、選擇題（共5分，每題1分）1. 設(shè)寄存器內(nèi)容為 80H,若它對應(yīng)的真值是-127，則該機器數(shù)是 A .原碼；B .補碼；C .反碼；D .移碼。2. 下列