制作裁判電路_第1頁
制作裁判電路_第2頁
制作裁判電路_第3頁
制作裁判電路_第4頁
制作裁判電路_第5頁
已閱讀5頁,還剩1頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、任務(wù):制作裁判電路一、 知識目標(biāo):1、了解組合邏輯電路的特點(功能、結(jié)構(gòu))2、掌握組合邏輯電路的設(shè)計步驟3、掌握裁判電路的制作和檢測調(diào)試。二、 能力目標(biāo):1、 能夠熟練的對CD4011進行運用2、 能對電路進行分析與調(diào)試三、 教學(xué)器材:萬能板、電烙鐵、9V直流電源、CD4011、電阻(1K),發(fā)光二極管四、 任務(wù)分析:組合邏輯電路的設(shè)計主要是按照產(chǎn)品的具體要求,用邏輯函數(shù)進行描述,再用具體的電路來加以實現(xiàn)的過程。在實際設(shè)計工作中,常要求用最少的邏輯門或?qū)Ь€實現(xiàn),如果由于某些原因無法獲得某些門電路,可以通過變換邏輯表達式變換電路,從而能使用其他器件來代替該器件。五、 教學(xué)內(nèi)容及過程舉重比賽時有3

2、個裁判參與評判,一個主裁判A和兩個副裁判B、C。運動員的杠鈴是否安全舉起由每個裁判按自己面前的按鈕來決定,只有當(dāng)主裁判和至少一名副裁判判定完全舉起時,表明“成功”的燈才亮,試設(shè)計這個電路。(一)、根據(jù)電路所需求的功能,列出相應(yīng)的真值表 設(shè)A為主裁判,B,C為副裁判,當(dāng)他們的值為“1”時表明該裁判按下按鈕,為“0”是表示沒有按下按鈕,設(shè)Y為指示燈,“1”表示燈亮成功,“0”表示燈滅失敗。表格由學(xué)生思考后完成:輸入輸出ABCY00000010010001101000101111011111(二)根據(jù)真值表寫出邏輯表達式并化簡:(三)根據(jù)化簡得到的最簡邏輯表達式,畫出邏輯電路圖:(四)元器件篩選與檢

3、測1、元器件清單序號電路圖中標(biāo)示元器件名稱規(guī)格與型號1CD4011四與非門集成電路CD40112R1電阻1K3R2電阻1K4R3電阻1K5R4電阻1K6LED發(fā)光二極管HFW3140017SB1輕觸開關(guān)8SB2輕觸開關(guān)9SB3輕觸開關(guān)2、 元器件檢測1) 電阻R1標(biāo)稱阻值檢測檔位實測值質(zhì)量R2R3R42) 發(fā)光二極管LED檢測檔位正向電阻反向電阻質(zhì)量3) 輕觸開關(guān)SB1、SB2、SB3檢測3、 CD4011內(nèi)部結(jié)構(gòu)管腳功能:1A 數(shù)據(jù)輸入端 1B 數(shù)據(jù)輸入端 1Y 數(shù)據(jù)輸出端2A 數(shù)據(jù)輸入端 2B 數(shù)據(jù)輸入端 2Y 數(shù)據(jù)輸出端3A 數(shù)據(jù)輸入端 3B 數(shù)據(jù)輸入端 3Y 數(shù)據(jù)輸出端4A 數(shù)據(jù)輸入端

4、 4B 數(shù)據(jù)輸入端 4Y 數(shù)據(jù)輸出端VSS 地 VDD 電源正極(五)電路安裝圖:1、 按照裝配圖安裝元器件,要注意集成電路的引腳排列2、 電路中有交叉地方可用跳線3、 焊接好后用萬用表的電阻檔測量引腳與鄰近有無短路現(xiàn)象,同時各集成電路的引腳也不應(yīng)該有短路(六)電路調(diào)試:SB1, SB2, SB3為按鍵開關(guān),當(dāng)按下按鈕和沒有按下按鈕各判斷出LED指示燈亮,滅情況。驗證實際安裝電路是否符合前面所列真值表。由學(xué)生完成下列表格:按鈕動作指示燈SB1SB2SB3LED沒按沒按沒按失敗 滅六、 總結(jié)相關(guān)理論知識介紹:1、組合邏輯電路概念:組合邏輯電路是指在任何時刻,輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組

5、合,而與電路以前狀態(tài)無關(guān),而與其他時間的狀態(tài)無關(guān)。組合邏輯電路的特點歸納如下:  輸入、輸出之間沒有返饋延遲通道;  電路中無記憶單元。對于一個邏輯表達式或邏輯電路,其真值表可以是惟一的,但其對應(yīng)的邏輯電路或邏輯表達式可能有多種實現(xiàn)形式,所以,一個特定的邏輯問題,其對應(yīng)的真值表是惟一的,但實現(xiàn)它的邏輯電路是多種多樣的。同時,為了使邏輯電路的設(shè)計更簡潔,通過各方法對邏輯表達式進行化簡是必要的。組合電路可用一組邏輯表達式來描述。要求在滿足邏輯功能和技術(shù)要求基礎(chǔ)上,力求使電路簡單、經(jīng)濟、可靠、實現(xiàn)組合邏輯函數(shù)的途徑是多種多樣的,可采用基本門電路,也可采用中、大規(guī)模集成電路。其一般設(shè)計步驟為:  分析設(shè)計要求,列真值表;  進行相應(yīng)邏輯變換,得出所需要的最簡邏輯表達式;  根據(jù)最簡的邏輯表達式畫出相應(yīng)的邏輯電路圖。七、 課外練習(xí)組合電路有四個輸入A,B,C,D和一個輸出F。當(dāng)下面三個條件中任一個成立時,輸出F都等于1。(a) 所有輸入等于1;(b) 沒有一個輸入等于1(c) 奇數(shù)個輸入等于1。 請列出其真值表,寫出最簡表示式并畫出邏輯電路圖。裁判電路評分表班級: 姓名: 成績: 理論知識自評互評師評序號評價內(nèi)容1組合邏輯電路設(shè)計步驟是什么(20分)2組合邏輯電路的特點是什么?(5分)3組合邏輯電路的真值表是否唯一?(5分)技

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論