一種基于HOTLink的分布式數(shù)據(jù)傳輸系統(tǒng)(1)_圖文

1、1引言一種基于HOTLink的分布式數(shù)據(jù)傳輸系統(tǒng) 閏景富12李淑秋1朱沛勝12(1.中國科學(xué)院聲學(xué)研究所北京100080;2.中國科學(xué)院研究生院北京100080 A distributed data transmission system based on HOTLinkYAN Jingful2LI Shuqiul ZHU Peishen912(1.1nstitute of Acoustics,Chinese Academy of Sciences,13eijing 100080;2.Graduate School of Chinese Academy of Sciences,Beijing

2、100080大型數(shù)字監(jiān)測(cè)、通信系統(tǒng)中,由于信息源分散、信息量大的特點(diǎn),使得分布式高速數(shù)據(jù) 傳輸技術(shù)成為系統(tǒng)設(shè)計(jì)的重要課題和關(guān)鍵技術(shù)之一。尤其一些受溫度、空間、環(huán)境等因素限 制的場(chǎng)合,對(duì)整個(gè)數(shù)據(jù)傳輸系統(tǒng)的拓?fù)浣Y(jié)構(gòu)、傳輸介質(zhì)以及器件選擇都提出了更為嚴(yán)格的要 求。在充分考慮了以上影響因素的同時(shí),針對(duì)拖線陣聲納系統(tǒng)的特點(diǎn),提出一種采用環(huán)型結(jié) 構(gòu)的數(shù)據(jù)傳輸方案,該設(shè)計(jì)充分利用了HOTLink(High Speed Optical Tranceiver Link產(chǎn)品 強(qiáng)大靈活的物理層功能,將各數(shù)據(jù)收發(fā)模塊串行級(jí)聯(lián)到一起,來實(shí)現(xiàn)數(shù)據(jù)有效可靠地傳輸。2系統(tǒng)整體設(shè)計(jì)整個(gè)傳輸系統(tǒng)的結(jié)構(gòu)框圖如圖1所示,系統(tǒng)由兩大部

3、分組成:一部分是水下用來采集各 傳感器數(shù)據(jù)的數(shù)據(jù)采集模塊及相應(yīng)的數(shù)據(jù)收發(fā)模塊,即濕端部分;另一部分是水上用來接收、 處理、分析數(shù)據(jù)并給出相應(yīng)控制命令的控制端,即干端部分?？紤]到拖線陣聲納系統(tǒng)中要求 數(shù)據(jù)進(jìn)行實(shí)時(shí)傳輸?shù)奶攸c(diǎn)以及系統(tǒng)對(duì)布線復(fù)雜性的嚴(yán)格要求,該系統(tǒng)未采用星型拓?fù)浣Y(jié)構(gòu), 而是將各個(gè)數(shù)據(jù)收發(fā)模塊級(jí)聯(lián)連接,各地?cái)?shù)據(jù)在串行鏈路上順序傳輸,這樣濕端各個(gè)收發(fā)模 塊與干端模塊就組成了一個(gè)環(huán)型拓?fù)浣Y(jié)構(gòu)。每個(gè)數(shù)據(jù)采集模塊將轉(zhuǎn)換后的數(shù)據(jù)送入相應(yīng)的收 發(fā)模塊,由收發(fā)模塊完成數(shù)據(jù)處理并送入系統(tǒng)的傳輸鏈路。圖1信輸系統(tǒng)結(jié)構(gòu)框圖在傳輸鏈路中,分?jǐn)?shù)據(jù)和命令兩種信息。各個(gè)收發(fā)模塊都起著中繼前端數(shù)據(jù)和發(fā)送本地 數(shù)據(jù)的

4、雙重功能。由于收發(fā)模塊的工作頻率遠(yuǎn)高于A/D模塊產(chǎn)生數(shù)據(jù)的速率,所以各模塊有 足夠的時(shí)間處理命令并做出相應(yīng)操作。3收發(fā)模塊設(shè)計(jì)3.1模塊的組成及工作原理收發(fā)模塊主要由DSP、CPLD和PHY層芯片三個(gè)主要單元組成。DSP負(fù)責(zé)A/D轉(zhuǎn)換數(shù)據(jù)的 接收和協(xié)議幀的生成;PHY芯片即HOTLillk產(chǎn)品CY7C924ADX實(shí)現(xiàn)物理層功能,包括數(shù)據(jù)緩存、并/串轉(zhuǎn)化、線路編碼、時(shí)鐘恢復(fù)、線路保持等;CPLD則實(shí)現(xiàn)以上兩者的時(shí)序匹配和 相關(guān)狀態(tài)、命令的傳送。從收發(fā)模塊的原理框圖(如圖2所示可以看出,CY7C924ADX的接收、發(fā)送數(shù)據(jù)總線 分別與DSP的數(shù)據(jù)總線連接進(jìn)行時(shí)分復(fù)用,而其串行輸入、輸出口連接在整個(gè)

5、傳輸鏈路當(dāng)中。 每個(gè)收發(fā)模塊不僅從串行鏈路中接收到由上游模塊送來的數(shù)據(jù)并進(jìn)行轉(zhuǎn)發(fā),而且還要把本地 數(shù)據(jù)發(fā)送出去。對(duì)于控制端發(fā)出的命令,各模塊接收到以后由DSP判斷并給出相應(yīng)動(dòng)作,并 對(duì)其進(jìn)行了轉(zhuǎn)發(fā)。圖2收發(fā)梗塊原理圖3.2器件選擇及功能實(shí)現(xiàn)(1微處理器基于對(duì)運(yùn)算速度、芯片體積和功耗等考慮,DSP采用TI公司的TMS320VC5410A定點(diǎn)處 理器芯片。它具有三條獨(dú)立的數(shù)據(jù)總線和一條程序總線;64kxl6bit的片內(nèi)高速DARAM;包 括DMA、McBSP、PLL、HPI、Timer在內(nèi)的豐富的片內(nèi)外設(shè);120MIPS的高速運(yùn)算能力以 及3.3W1.5V的低壓供電和3種電源關(guān)斷模式,能很好地滿足

6、系統(tǒng)設(shè)計(jì)的要求。收發(fā)模塊上的DsP一方面提供與A/D轉(zhuǎn)換模塊的接口。來EIA/D轉(zhuǎn)換模塊的信號(hào)由DSP 的McBSP(多通道緩存串行口在DMA(存儲(chǔ)器直接訪問控制下送往片內(nèi)的DARAM進(jìn) 行ping.pang緩存。這樣不僅提高了數(shù)據(jù)存取速度,也減少了電路的復(fù)雜性。數(shù)據(jù)接收后即 進(jìn)行成幀處理,包括幀頭、幀尾、校驗(yàn)碼等的生成,以保證數(shù)據(jù)處理系統(tǒng)能很好地識(shí)別各個(gè) 數(shù)據(jù)所反映的真實(shí)信息。另一方面DSP在CPLD的控制下把數(shù)據(jù)幀發(fā)送到CY7C924的發(fā)送 FIFO存儲(chǔ)器,并在空閑時(shí)刻從CY7C924ADX的接收FIFO進(jìn)行讀操作,檢測(cè)是否收到有效的 控制命令。一旦鏈路中某些模塊或者鏈路本身出現(xiàn)故障導(dǎo)致鏈

7、路斷開時(shí),收發(fā)模塊DSP可以 做出判斷并最大可能使后端節(jié)點(diǎn)正確傳送采集的數(shù)據(jù),在一定程度上避免了環(huán)型鏈路中一個(gè) 節(jié)點(diǎn)出現(xiàn)故障導(dǎo)致整個(gè)網(wǎng)絡(luò)癱瘓的缺點(diǎn),當(dāng)然這些是由軟件編程實(shí)現(xiàn)的,這種“自愈”功能 給系統(tǒng)提供了更強(qiáng)的穩(wěn)健性。控制端的DSP除了要完成程序加載和對(duì)A/D信號(hào)源、濕端模塊必要的初始化操作以外, 還要向各收發(fā)模塊發(fā)送初始加載命令及鏈路診斷命令。初始加載命令用來確保整個(gè)鏈路的完 好連通;鏈路診斷命令用來通知收發(fā)模塊的CY7C924ADX進(jìn)行鏈路傳輸特性檢測(cè),給出當(dāng) 前數(shù)據(jù)傳輸?shù)恼`碼率。此外還要根據(jù)數(shù)據(jù)處理結(jié)果給出相應(yīng)控制命令。(2物理層芯片物理層芯片的選擇直接決定了數(shù)據(jù)傳輸系統(tǒng)性能的優(yōu)劣。本

8、設(shè)計(jì)選用TCypress公司的 CY7C924ADX芯片。該芯片采用第二代HOTLink技術(shù),是一個(gè)高速點(diǎn)對(duì)點(diǎn)的物理層串行通 信模塊,可提供200Mbit/s的串行數(shù)據(jù)率。相對(duì)于第一代產(chǎn)品,芯片增加了發(fā)送、接收FIFO, 實(shí)現(xiàn)了收發(fā)合一,大大減小了電路復(fù)雜性。芯片還包含時(shí)鐘恢復(fù)、8B/10B編解碼器、UToPIA 兼容的主機(jī)并行總線接口、256字節(jié)的片內(nèi)FIFO存儲(chǔ)器、內(nèi)置PLL以及和PECL兼容的差分串 行輸入和輸出。尤其彈性Buffer的存在,通過置高LOOPTx引腳,就可以將收到的串行數(shù)據(jù)通過該Buffer直接轉(zhuǎn)發(fā)出去,相當(dāng)于只是對(duì)鏈路中數(shù)據(jù)的中繼放大。而將LOOPTX置低,則 發(fā)送FI

9、FO中的數(shù)據(jù)會(huì)經(jīng)編碼、串化后送出,這樣就很方便地實(shí)現(xiàn)了對(duì)前端數(shù)據(jù)中繼和本地 數(shù)據(jù)發(fā)送的雙重功能,通過CPLD的合理控制它們之間的銜接可以做到無縫連接,這為系統(tǒng) 的設(shè)計(jì)提供了很大的靈活性和便捷性。CY7C924ADX與銅電纜及光纖模塊完全兼容,可以很容易地實(shí)現(xiàn)數(shù)據(jù)在銅電纜和光纖 上的傳送,并自帶有鏈路檢測(cè)功能,為數(shù)據(jù)的可靠傳輸提供了先決條件。在數(shù)據(jù)傳輸過程中, 可以通過對(duì)芯片特定引腳的控制實(shí)現(xiàn)一些簡單的傳輸協(xié)議,在某種程度上減少了用戶編程的 復(fù)雜性。因此,合理地利用CY7C924ADX芯片不僅能達(dá)到數(shù)據(jù)有效可靠地傳輸,而且可大 幅度減少設(shè)計(jì)周期。(3控制邏輯電路DSP與CY7C924ADX之間要

10、進(jìn)行數(shù)據(jù)交換,必須保證它們之間時(shí)序是匹配的。此外, 數(shù)據(jù)傳輸?shù)牟煌A段需生成很多狀態(tài)、控制信號(hào)使整個(gè)數(shù)據(jù)傳輸過程有序進(jìn)行,這些復(fù)雜的 邏輯轉(zhuǎn)化銜接功能都有待于控制邏輯電路來完成?？紤]到電路復(fù)雜性和目前被廣泛應(yīng)用的 CPLD(可編程邏輯器件芯片的獨(dú)特優(yōu)點(diǎn),本設(shè)計(jì)采用Altera公司的MAX7128AETC芯片實(shí) 現(xiàn)上述所有邏輯功能。4系統(tǒng)特點(diǎn)及實(shí)驗(yàn)結(jié)果 一系統(tǒng)主要特點(diǎn):最大數(shù)據(jù)傳輸速率:150Mbit/s 最大傳輸距離:多模光纖:2km;CAT5電纜:90m 與數(shù)據(jù)采集模塊采用RS485接口 對(duì)8、12、16、20、24、32位數(shù)據(jù)采集模塊完全兼容 多個(gè)模塊組成系統(tǒng) 在速率允許范圍內(nèi),模塊個(gè)數(shù)是

11、任意的各通道數(shù)據(jù)采集可實(shí)現(xiàn)完全同步 很小的額外數(shù)據(jù)開銷測(cè)試結(jié)果:正如前面所述,CY7C924ADX自身帶有鏈路性能檢測(cè)功能,通過對(duì)相應(yīng)引腳的控制, 發(fā)端和收端即停止正常的數(shù)據(jù)傳送,開始產(chǎn)生固定的“隨機(jī)”檢測(cè)序列,而進(jìn)入鏈路檢測(cè)模 式。此時(shí),接收端負(fù)責(zé)將接收到的檢測(cè)序列和本地產(chǎn)生序列相比較。所傳送碼的總數(shù)和誤碼 數(shù)都在相應(yīng)引腳有顯示。這樣,無需設(shè)計(jì)專門檢測(cè)電路即可進(jìn)行誤碼率的測(cè)試。在數(shù)據(jù)的串行速率為150Mbit/s的情況下,分別以2km的62.5/125光纖、40m和90m的5類 電纜作為傳輸介質(zhì),對(duì)系統(tǒng)的傳輸性能進(jìn)行了測(cè)試。測(cè)得誤碼率分別在10。12、10。10和10母 量級(jí)。完全可以滿足系

12、統(tǒng)可靠性要求。5結(jié)論及應(yīng)用 一本設(shè)計(jì)適用于多傳感器的分布式數(shù)據(jù)傳輸系統(tǒng)。它所具有的一些諸如上電時(shí)系統(tǒng)自動(dòng)加 載、鏈路性能檢測(cè)、數(shù)據(jù)采集模塊及鏈路出現(xiàn)故障時(shí)能給出應(yīng)對(duì)措旅等技術(shù)特點(diǎn),都很好地 保證了數(shù)據(jù)傳輸?shù)目煽啃砸约罢麄€(gè)系統(tǒng)的穩(wěn)健性。隨著工作的深入,干端可以以ATM、千 兆以太網(wǎng)或者無線形式等標(biāo)準(zhǔn)接口進(jìn)一步組成開放的局域網(wǎng)。系統(tǒng)所具有的高速、實(shí)時(shí)、低 功耗和微型化等特點(diǎn)完全能滿足一般拖線陣聲納系統(tǒng)對(duì)數(shù)據(jù)傳輸?shù)囊?同時(shí)該系統(tǒng)也可廣 泛應(yīng)用于地震、水文、雷達(dá)、機(jī)械/I業(yè)監(jiān)測(cè)等其他類似高性能的分布式傳感器網(wǎng)絡(luò)。參考文獻(xiàn):11Cypress Semiconductor Co.Data Sheet.200-Mbaud HOTLink Transceiver CY7C924ADXZ.2004.1 f2】Texas Instruments Inc.TMS320C54X DSP Reference Set.Volume 4:Application GuideZ】,1996【3】李