半導體集成電路第2章

1、半導體集成電路南京理工大學電光學院第二章 寄生效應及集成電路的制造技術v集成電路的基本制造技術vCMOS工藝與器件結構v版圖設計規(guī)則v雙極型晶體管工藝與器件結構vBiCMOS工藝集成電路的基本制造技術v簡單地說，集成電路的制造過程可以大致分為沙子原料沙子原料(石英石英)、硅錠、晶圓、光刻、硅錠、晶圓、光刻(平版平版印刷印刷)、蝕刻、離子注入、金屬沉積、金屬層、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測試與切割、核心封裝、等級測互連、晶圓測試與切割、核心封裝、等級測試、包裝上市試、包裝上市等諸多步驟，而且每一步里邊又包含更多細致的過程。 幾個關鍵步驟v硅晶圓的制作v光刻(lithograph

2、y)與刻蝕(etching)v擴散與離子注入v薄膜淀積-氧化v測試封裝最初：沙子v巴西、挪威出產的高純度石英砂硅的提成及硅錠的制作v將石英砂先脫氧，再以化學氣相沉積（CVD）法還原，得到高純度硅。學名電子級硅電子級硅(EGS)，平均每一百萬個硅原子中最多只有平均每一百萬個硅原子中最多只有一個雜質原子一個雜質原子。再用提拉法得到硅錠(Ingot)。 也可以在這個過程中根據(jù)需要，摻入雜質元素，得到N型或P型硅。v制成的硅錠要按電阻率和晶格完整度進行分類，然后將尾部切除，再進行機械修整。v在硅錠上需要打磨出一條或多條平邊，以指示晶體方向和摻雜類型。v磨平后，用化學洗劑去除機械研磨造成的損傷，再進行切

3、割。v切割后，再用一系列步驟去除殘留的機械損傷，再用化學機械拋光等辦法對晶圓進行拋光。光刻與刻蝕：雕塑集成電路的刻刀v集成電路如同城市，有復雜規(guī)則的內部結構和形狀。這些都是通過多次的光刻與刻蝕來完成的。決定集成電路器件的主要因素是表面圖形（由光刻掩膜決定）和雜質濃度分布（由摻雜工藝決定）。v在進行光刻與刻蝕前，必須在設計時設計好每次光刻的掩膜版(Mask)。如同一幢大樓的每一層的圖紙。v每個典型的集成電路器件需要經過15-20次光刻光刻工藝的重要性：vIC設計流程圖，光刻圖案用來定義IC中各種不同的區(qū)域，如：離子注入?yún)^(qū)、接觸窗、有源區(qū)、柵極、壓焊點、引線孔等v主流微電子制造過程中，光刻是最復雜

4、，昂貴和關鍵的工藝，占總成本的1/3，一個典型的硅工藝需要15-20塊掩膜，光刻工藝決定著整個IC工藝的特征尺寸，代表著工藝技術發(fā)展水平。圖形加工圖形加工圖形曝光（光刻，圖形曝光（光刻，Photolithography）圖形轉移（刻蝕，圖形轉移（刻蝕，Etching）具體的說，光刻是在硅片表面勻膠，然后將掩模版上的圖形轉移到光刻膠上的過程。是將器件或電路結構臨時“復制”到硅片上的過程。光刻步驟一、晶圓涂光刻膠：清洗晶圓，在200C溫度下烘干1小時。目的是防止水汽引起光刻膠薄膜出現(xiàn)缺陷。待晶圓冷卻下來，立即涂光刻膠。 正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠 負膠：分辨率差，適于

5、加工線寬3m的線條 光刻膠對大部分可見光靈敏，對黃光不靈敏，可在黃光下操作。再烘晶圓再烘，將溶劑蒸發(fā)掉，準備曝光正性膠與負性膠光刻圖形的形成涂光刻膠的方法(見下圖)：光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以2000 8000轉/分鐘的高速旋轉，從而使光刻膠均勻地涂在晶圓表面。光刻步驟二、三、四二、曝光: 光源可以是可見光,紫外線, X射線和電子束。 光量，時間取決于光刻膠的型號，厚度和成像深度。三、顯影: 晶圓用真空吸盤吸牢，高速旋轉，將顯影液噴射到晶圓上。顯影后，用清潔液噴洗。四、烘干: 將顯影液和清潔液全部蒸發(fā)掉。v幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和

6、光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式 定義：定義：為獲得器件的結構必須把光刻膠的圖把光刻膠的圖形轉移到光刻膠下面的各層材料上面去形轉移到光刻膠下面的各層材料上面去。 目的：目的：刻蝕的主要內容就是把經曝光、顯影刻蝕的主要內容就是把經曝光、顯影后光刻膠微圖形中下層材料的裸露部分去掉，后光刻膠微圖形中下層材料的裸露部分去掉，即在下層材料上重現(xiàn)與光刻膠相同的圖形。在下層材料上重現(xiàn)與光刻膠相同的圖形。 刻蝕刻蝕刻蝕是用刻蝕是用物理物理或

7、者或者化學化學的方法有選擇的從硅的方法有選擇的從硅片表面除去不需要的材料的過程片表面除去不需要的材料的過程 雖然，光刻和刻蝕是兩個不同的加工工藝，但因為這兩個雖然，光刻和刻蝕是兩個不同的加工工藝，但因為這兩個工藝只有連續(xù)進行，才能完成真正意義上的圖形轉移。在工工藝只有連續(xù)進行，才能完成真正意義上的圖形轉移。在工藝線上，這兩個工藝是放在同一工序，因此，有時也將這兩藝線上，這兩個工藝是放在同一工序，因此，有時也將這兩個工藝步驟統(tǒng)稱為光刻。個工藝步驟統(tǒng)稱為光刻。 v濕法刻蝕：濕法刻蝕：利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕利用液態(tài)化學試劑或溶液通過化學反應進行刻蝕的方法。的方法。優(yōu)點是選擇性好、

8、重復性好、生產效率高、設備簡單、成本低。缺點是鉆蝕嚴重、對圖形的控制性較差。v干法刻蝕：干法刻蝕：主要指利用低壓放電產生的等離子體中的離子或主要指利用低壓放電產生的等離子體中的離子或游離基游離基( (處于激發(fā)態(tài)的分子、原子及各種原子基團等處于激發(fā)態(tài)的分子、原子及各種原子基團等) )與材料與材料發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的。發(fā)生化學反應或通過轟擊等物理作用而達到刻蝕的目的。光刻工藝流程涂膠涂膠 前烘前烘 曝光曝光 顯影顯影 后烘后烘 刻蝕刻蝕 去膠去膠硅片清洗預烘及涂增強劑涂膠前烘掩模版對準曝光曝光后烘培顯影后烘及圖形檢測刻蝕刻蝕完成去膠臺灣AST Cirie-200等離子體

9、刻蝕設備v硅晶圓的制作v光刻(lithography)與刻蝕(etching)v擴散與離子注入v薄膜淀積-氧化v測試封裝摻雜摻雜目的、原理和過程摻雜目的、原理和過程v摻雜的目的是以形成特定導電能力的材料區(qū)域,包括N型或P型半導體層和絕緣層。是制作各種半導體器件和IC的基本工藝。v經過摻雜，原材料的部分原子被雜質原子代替,材料的導電類型決定于雜質的種類。v摻雜可與外延生長同時進行，也可在其后，例如，雙極性硅IC的摻雜過程主要在外延之后，而大多數(shù)GaAs及InP器件和IC的摻雜與外延同時進行。熱擴散摻雜v 熱擴散是最早也是最簡單的摻雜工藝，主要用于Si工藝。v 施主雜質用P，As，Sb，受主雜質可

10、用B，Al。要減少少數(shù)載流子的壽命，也可摻雜少量的金v 一般要在很高的溫度(9501280)下進行, 磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質擴散的掩蔽層v 擴散過程中，溫度與時間是兩個關鍵參數(shù)。離子注入法 離子注入技術是20世紀50年代開始研究，70年代進入工業(yè)應用階段的。隨著VLSI超精細加工技術的進展，現(xiàn)已成為各種半導體攙雜和注入隔離的主流技術。 離子注入機包含離子源，分離單元，加速器，偏向系統(tǒng)，注入室等。離子注入機圖 3.8離子注入機工作原理首先把待攙雜物質如B，P，As等離子化，利用質量分離器(Mass Seperator)取出需要的雜質離

11、子。分離器中有磁體和屏蔽層。由于質量，電量的不同，不需要的離子會被磁場分離，并且被屏蔽層吸收。通過加速管，離子被加速到一個特定的能級，如10500ke。通過四重透鏡，聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室中的晶圓上。在晶圓上沒有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決于離子的能量。最后一次偏轉(deflect)的作用是把中性分離出去faraday cup的作用是用來吸收雜散的電子和離子注入法的優(yōu)缺點v優(yōu)點：摻雜的過程可通過調整雜質劑量及能量來精確的控制，雜質分布的均勻。可進行小劑量的摻雜?？蛇M行極小深度的摻雜。較低的工藝溫度，故光刻膠可用作掩膜?？晒诫s的離子種

12、類較多，離子注入法也可用于制作隔離島。在這種工藝中，器件表面的導電層被注入的離子（如+）破壞，形成了絕緣區(qū)。v缺點：費用高昂在大劑量注入時半導體晶格會被嚴重破壞并很難恢復退 火v退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火v作用：激活雜質：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產生自由載流子，起到雜質的作用消除注入引起的損傷v退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設備等)v硅晶圓的制作v光刻(lithography)與刻蝕(etching)v擴散與離子注入v薄

13、膜淀積-氧化v測試封裝薄膜淀積v在集成電路里可以采用多種不同的薄膜。這些薄膜分為五大類：熱氧化膜、電介質層，外延層，多晶硅，以及金屬薄膜。v分為化學氣相淀積(CVD)和分子束外延(MBE)等。v多晶硅淀積。用多晶硅作為MOS器件的柵極是一個重大發(fā)展，主要原因是多晶硅在電極可靠性性能方面優(yōu)于鋁。SiH4=Si+2H2薄膜積淀-絕緣層形成 在整個電子工程中，導體與絕緣體是互補而又相對的。在器件與IC工藝里也如此。在制作器件時，必須同時制作器件之間，工作層及導線層之間的絕緣層。在MOS器件里，柵極與溝道之間的絕緣更是必不可少的。 氧化硅層的主要作用v在MOS電路中作為MOS器件的絕緣柵介質，器件的組

14、成部分v擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層v作為集成電路的隔離介質材料v作為電容器的絕緣介質材料v作為多層金屬互連層之間的介質材料v作為對器件和電路進行鈍化的鈍化層材料氧化硅的形成方法v平面上的絕緣層可通過腐蝕和/或離子注入法制成。垂直方向上的不同層之間的絕緣可以使用絕緣層。絕緣層可用氧化及淀積法制成。在所有的Si工藝中，Si02被廣泛用于制作絕緣層，其原因在于Si02層可直接在Si表面用干法或濕法氧化制成v濕氧化：Si+2H2O=SiO2+2H2，這個方法比較快速。v干氧化：Si+O2=SiO2。這個方法比較慢。v氧化的過程會消耗硅晶圓，體積增長約一倍。S

15、i02層可用作阻止離子注入及熱擴散的掩模。vSiO2是一種十分理想的電絕緣材料，它的化學性質非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學反應。切割、測試、封裝v集成電路的基本制造技術vCMOS工藝與器件結構v版圖設計規(guī)則v雙極型晶體管工藝與器件結構vBiCMOS工藝2022-1-28MOS晶體管的動作晶體管的動作 MOS晶體管實質上是一種使晶體管實質上是一種使電流時而流過，時而切斷的電流時而流過，時而切斷的n+n+P型硅基板型硅基板柵極（金屬）柵極（金屬）絕緣層（絕緣層（SiO2）半半導導體體基基板板漏極漏極源極源極源極源極(S)漏極漏極(D)柵極柵極(G)2022-1-28silicon subst

16、ratesourcedraintop nitride氮化物氮化物metal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gate多晶硅柵多晶硅柵doped silicon摻雜硅摻雜硅field oxidegate oxide2022-1-28silicon substrate2022-1-28silicon substratefield oxide2022-1-28silicon substrate2022-1-28Shadow on photoresistExposed ar

17、ea of photoresistChrome platedglass mask鉻鍍金鉻鍍金的玻璃屏的玻璃屏Ultraviolet Light紫外線紫外線silicon substrate2022-1-28非感光區(qū)域非感光區(qū)域silicon substrate感光區(qū)域感光區(qū)域2022-1-28silicon substratephotoresist2022-1-28silicon substratesilicon substrate腐蝕腐蝕2022-1-28silicon substratesilicon substratefield oxide去膠去膠2022-1-28silicon sub

18、stratethin oxide layer2022-1-28silicon substrategate oxide2022-1-28silicon substrategateultra-thin超薄超薄 gate oxidepolysilicongate2022-1-28silicon substrategateScanning direction of ion beam離子束掃描離子束掃描方向方向implanted ions in active region of transistorsImplanted ions in photoresist to be removed during r

19、esist strip. sourcedrainion beam2022-1-28silicon substrategatesourcedraindoped silicon摻雜硅摻雜硅2022-1-28自對準工藝在有源區(qū)上覆蓋一層薄氧化層在有源區(qū)上覆蓋一層薄氧化層淀積多晶硅，用多晶硅柵極版淀積多晶硅，用多晶硅柵極版圖刻蝕多晶硅圖刻蝕多晶硅以多晶硅柵極圖形為掩膜板，以多晶硅柵極圖形為掩膜板，刻蝕氧化膜刻蝕氧化膜離子注入離子注入2022-1-28silicon substratesourcedrain2022-1-28silicon substratecontact holes接觸孔接觸孔drai

20、nsource2022-1-28silicon substratecontact holesdrainsource2022-1-28完整的簡單MOS晶體管結構silicon substratesourcedraintop nitride氮化物氮化物metal connection to sourcemetal connection to gatemetal connection to drainpolysilicon gate多晶硅柵多晶硅柵doped siliconfield oxidegate oxide2022-1-28CMOSP型型 si subn+n+p+p+反相器反相器2022-1

21、-28VDDP阱工藝阱工藝N阱工藝阱工藝雙阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-SiCMOS反相器版圖CMOS工藝光刻1CMOS工藝光刻1掩膜板1N 阱擴散掩膜板2定義有源區(qū)掩膜板3多晶硅柵掩膜板4n+擴散掩膜板4p+擴散掩膜板6金屬接觸孔掩膜板7產生金屬連線CMOS反相器切面CMOS反相器物理版圖v集成電路的基本制造技術vCMOS工藝與器件結構v版圖設計規(guī)則v雙極型晶體管工藝與器件結構vBiCMOS工藝版圖設計規(guī)則vMirco規(guī)

22、則：直接規(guī)定實際尺寸v規(guī)則：以單一參數(shù)來線性地表示尺寸v和規(guī)則：分別定義最小的網格線大小與基本形狀大小。又稱布局規(guī)則，用于規(guī)范晶體管溝道、接觸孔、通孔、有源區(qū)、金屬連線、多晶硅等層次的最小尺寸及間距參數(shù)，一保證集成電路功能正確性和成品率。v集成電路的基本制造技術vCMOS工藝與器件結構v版圖設計規(guī)則v雙極型晶體管工藝與器件結構vBiCMOS工藝隔離與隱埋v雙極型集成電路的制造工藝與分立管的主要區(qū)別在于“隔離”和“埋層”。v隔離的方法有多種：介質、PN結、混合隔離等。目前最主要的技術為PN結隔離。v為了降低集成電路晶體管集電極的串聯(lián)電阻，增加一道隱埋工藝，以提供集電極電流的低阻通路。CBENPN

23、BEC?BECnpN+BEC3.3 3.3 雙極集成電路中元件的隔離雙極集成電路中元件的隔離BECnpnBECnpnCBECBEEBEBCBECpnBECpnnn雙極集成電路中元件的隔離雙極集成電路中元件的隔離介質隔離介質隔離PN隔離隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S1.1.2 1.1.2 雙極集成電路元件的形成過程、結構和寄生效應雙極集成電路元件的形成過程、結構和寄生效應BECpn+n-epin+P-SiP+P+S四層三結結構的雙極晶體管四層三結結構的雙極晶體管發(fā)射區(qū)發(fā)射區(qū)(N+型型)基區(qū)基區(qū)(P型型)集電區(qū)集電區(qū)(N型外延層型外延層)襯底襯底(P型型)雙

24、極集成電路元件斷面圖雙極集成電路元件斷面圖n+-BL雙極集成電路等效電路雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路等效電路隱埋層作用：隱埋層作用：1. 減小寄生減小寄生pnp管的影響管的影響 2. 減小集電極串聯(lián)電阻減小集電極串聯(lián)電阻襯底接最低電位襯底接最低電位典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程 確定襯底材料類型確定襯底材料類型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅型硅(p-Si) 確定襯底材料電阻率確定襯底材料電阻率10.cm10.cm

25、 確定襯底材料晶向確定襯底材料晶向（111）偏離）偏離250典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程CBEpn+n-epin+P-SiP+P+Sn+-BL P-Si襯底襯底N+隱埋層隱埋層具體步驟如下：1生長二氧化硅（濕法氧化）：Si(固體固體)+ 2H2O SiO2（固體）（固體）+2H2 Si-襯底 SiO22隱埋層光刻：隱埋層光刻：光源光源N+3N+摻雜：摻雜：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型典型PNPN結隔離雙極

26、集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程 外延層的電阻率外延層的電阻率; 外延層的厚度外延層的厚度Tepi;AATepi xjc+xmc +TBL-up+tepi-ox后道工序生成氧化后道工序生成氧化層消耗的外延厚度層消耗的外延厚度基區(qū)擴散結深基區(qū)擴散結深TBL-uptepi-oxxmcxjc集電結耗盡區(qū)寬度集電結耗盡區(qū)寬度隱埋層上推距離隱埋層上推距離TTL電路：電路：37m模擬電路：模擬電路：7 71717m m典型典型PNPN結隔離雙極集成電結隔離雙極集成電路中元件的形成過程路中元件的形成過程P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典

27、型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程CBEpn+n-epin+P-SiP+P+Sn+-BL典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程典型典型PNPN結隔離雙極集成電路中元件的形成過程結隔離雙極集成電路中元件的形成過程雙極集成電路雙極集成

28、電路元件斷面圖元件斷面圖BECpn+n-epin+P+P+SP-Sin+-BLBECSAAP+P+隔離擴散隔離擴散P P基區(qū)擴散基區(qū)擴散N+N+擴散擴散接觸孔接觸孔鋁線鋁線隱埋層隱埋層BECpn+n-epin+P+P+SP-Sin+-BLTTL電路：電路：0.2.cm.cm模擬電路：模擬電路：0.50.55.cm5.cm雙極型晶體管的版圖設計規(guī)則v都采用微米（Micro）規(guī)則。BiCMOS 工藝BJTBJT特點：特點： 速度高，驅動能力強，低噪聲；速度高，驅動能力強，低噪聲； 但功耗大，集成度低。但功耗大，集成度低。CMOSCMOS特點：特點： 低功耗，集成度高，抗干擾能力強；低功耗，集成度高

29、，抗干擾能力強； 但速度低，驅動能力差。但速度低，驅動能力差。BiCMOSBiCMOS工藝技術工藝技術 將雙極與將雙極與CMOSCMOS器件制作在同一芯片上，這樣就結合了雙器件制作在同一芯片上，這樣就結合了雙極器件的高跨導、強驅動和極器件的高跨導、強驅動和CMOSCMOS器件高集成度、低功耗的優(yōu)器件高集成度、低功耗的優(yōu)點，使它們互相取長補短、發(fā)揮各自優(yōu)點，從而實現(xiàn)高速、點，使它們互相取長補短、發(fā)揮各自優(yōu)點，從而實現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。高集成度、高性能的超大規(guī)模集成電路。 幾種幾種IC工藝速度功耗區(qū)位圖工藝速度功耗區(qū)位圖BiCMOS工藝分類工藝分類p BiCMOSBiCMO

30、S工藝技術大致可以分為兩類：分工藝技術大致可以分為兩類：分別是以別是以CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝和工藝和以雙極工藝為基礎的以雙極工藝為基礎的BiCMOSBiCMOS工藝。工藝。p 一般來說，以一般來說，以CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝對保證工藝對保證CMOSCMOS器件的性能比較有利，器件的性能比較有利，同樣以雙極工藝為基礎的同樣以雙極工藝為基礎的BiCMOSBiCMOS工藝對工藝對提高保證雙極器件的性能有利。提高保證雙極器件的性能有利。2.5.1 以以P阱阱CMOS工藝為基礎的工藝為基礎的BiCMOS工藝工藝以以

31、P P阱阱CMOSCMOS工藝為基礎是指在標準的工藝為基礎是指在標準的CMOSCMOS工藝流程中直接構工藝流程中直接構造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需的雙造雙極晶體管，或者通過添加少量的工藝步驟實現(xiàn)所需的雙極晶體管結構。極晶體管結構。下圖為通過標準下圖為通過標準P P阱阱CMOSCMOS工藝實現(xiàn)的工藝實現(xiàn)的NPNNPN晶體管的剖面結構晶體管的剖面結構示意圖。示意圖。標準標準P P阱阱CMOSCMOS工藝結構特點工藝結構特點 由于由于NPNNPN晶體管的基區(qū)在晶體管的基區(qū)在P P阱中，所以基區(qū)阱中，所以基區(qū)的厚度太大，使得電流增益變小；的厚度太大，使得電流增益變?。?集電極的串聯(lián)

32、電阻很大，影響器件性能；集電極的串聯(lián)電阻很大，影響器件性能； NPNNPN管和管和PMOSPMOS管共襯底，使得管共襯底，使得NPNNPN管只能接管只能接固定電位，從而限制了固定電位，從而限制了NPNNPN管的使用。管的使用。2.5.2 2.5.2 以以N N阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝工藝N N阱阱CMOS-NPNCMOS-NPN體硅襯底結構剖面圖體硅襯底結構剖面圖N N阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝與以工藝與以P P阱阱CMOSCMOS工藝為基礎的工藝為基礎的BiCMOSBiCMOS工藝相比，優(yōu)點包括：工

33、藝相比，優(yōu)點包括：工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了基區(qū)，提高了NPNNPN晶體管的性能；晶體管的性能；制作制作NPNNPN管的管的N N阱將阱將NPNNPN管與襯底自然隔開，這樣就使得管與襯底自然隔開，這樣就使得NPNNPN晶體管的各極均可以根據(jù)需要進行電路連接，增加了晶體管的各極均可以根據(jù)需要進行電路連接，增加了NPNNPN晶體管應用的靈活性。晶體管應用的靈活性。它的缺點：它的缺點： NPNNPN管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅動管的集電極串聯(lián)電阻還是太大，影響雙極器件的驅動能力。能力。 如果以如果以P P+ +-Si-Si為襯底，并在為襯底，并在N