《通信集成電路設(shè)計(jì)》第02章(A)課件

1、S型時(shí)分接線器是空間型接線器型時(shí)分接線器是空間型接線器(space switch)，其功能是完成其功能是完成“空間交換空間交換”。即。即在一根入線中，可以選擇任何一根出線與在一根入線中，可以選擇任何一根出線與之連通。之連通。S型接線器由型接線器由mn交叉點(diǎn)矩陣和控制交叉點(diǎn)矩陣和控制存儲(chǔ)器組成。在每條入線存儲(chǔ)器組成。在每條入線i和出線和出線j之間都有之間都有一個(gè)交叉點(diǎn)一個(gè)交叉點(diǎn)Kij，當(dāng)某個(gè)交叉點(diǎn)在控制存儲(chǔ)當(dāng)某個(gè)交叉點(diǎn)在控制存儲(chǔ)器控制下接通時(shí)，相應(yīng)的入線即可與相應(yīng)器控制下接通時(shí)，相應(yīng)的入線即可與相應(yīng)的出線相連，但必須建立在一定時(shí)隙的基的出線相連，但必須建立在一定時(shí)隙的基礎(chǔ)上。礎(chǔ)上。根據(jù)控制存儲(chǔ)器

2、是控制輸出線上交叉根據(jù)控制存儲(chǔ)器是控制輸出線上交叉接點(diǎn)閉合還是控制輸入線上交叉接點(diǎn)的閉接點(diǎn)閉合還是控制輸入線上交叉接點(diǎn)的閉合，可分為輸出控制方式和輸入控制方式合，可分為輸出控制方式和輸入控制方式兩種。兩種。圖圖2.13所示為所示為88 S型時(shí)分接線器的型時(shí)分接線器的組成方框圖。組成方框圖。 a a HW0 HW1 HW7 TS2 TS2 HW0 HW1 HW7 CM0 CM1 CM7 0 1 2 31 0 圖圖 2.13 輸輸出出控控制制方方式式的的 88 S 接接線線器器輸入控制方式的輸入控制方式的S型時(shí)分接線器，每型時(shí)分接線器，每條輸入線上都配有一個(gè)控制存儲(chǔ)器，控制條輸入線上都配有一個(gè)控制

3、存儲(chǔ)器，控制該輸入線與輸出線的所有交叉接點(diǎn)。該輸入線與輸出線的所有交叉接點(diǎn)。電路的結(jié)構(gòu)圖：以電路的結(jié)構(gòu)圖：以8入入8出為例出為例空間開(kāi)關(guān)是個(gè)什么樣？空間開(kāi)關(guān)是個(gè)什么樣？如何用數(shù)字電路的元素來(lái)表示？如何用數(shù)字電路的元素來(lái)表示？data_inclk程序存儲(chǔ)器輸入時(shí)鐘電路CPU接口電路data_outMBEB,CSB,RDB,WRB,A,DF0MF0reset8個(gè)8選1module mux( hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7, out0,out1,out2,out3,out4,out5,out6,out7, sel0, sel1, sel2, sel3, sel4, s

4、el5, sel6, sel7);output 7:0 out0,out1,out2,out3,out4,out5,out6,out7;input 7:0 hw0,hw1,hw2,hw3,hw4,hw5,hw6,hw7;input 2:0 sel0, sel1, sel2, sel3, sel4, sel5, sel6, sel7;reg 7:0 out0,out1,out2,out3,out4,out5,out6,out7;always (hw0 or hw1 or hw2 or hw3 or hw4 or hw5 or hw6 or hw7 or sel0) begin case(sel)

5、 3b000: out1=hw0; 3b001: out1=hw1; 3b010: out1=hw2; 3b011: out1=hw3; 3b100: out1=hw4; 3b101: out1=hw5; 3b110: out1=hw6; 3b111: out1=hw7; endcase endendmodulemodule c_ram ( wr_clk,wr_en,wr_addr,data_in, rd_clk,rd_en,rd_addr,data_out );input wr_clk,wr_en,rd_clk,rd_en;input 23:0 data_in;input 4:0 wr_ad

6、dr,rd_addr;output 23:0 data_out;reg 7:0 data_out;reg 23:0 mem 31:0;always (posedge wr_clk) if(wr_en) memwr_addr = data_in;always (posedge rd_clk) if(rd_en) data_out = memrd_addr; endmodule module mf_time(renset,clk,f0,mf0, count_ts_32, count_bit_8, count_mf_16);input renset,clk,f0,mf0;output 4:0 cou

7、nt_ts_32;output 2:0 count_bit_8;output 4:0 count_mf_16;wire en1,en2,en3;ts_32 ts_32(.clk(clk),.reset(reset),.en(en1),.clr(clr1),.count_ts_32(count_ts_32);bit_8 bit_8(.clk(clk),.reset(reset),.en(en2),.clr(clr2),.count_bit_8(count_bit_8);mf_16 mf_16 (.clk(clk),.reset(reset),.en(en3),.clr(clr3),.count_

8、mf_16(count_mf_16);assign en1 = (count_bit_8=7)？1:0;assign en2 = 1;assign en3 = (count_ts_32=31 & count_bit_8=7)？1:0;assign clr1 = f0;assign clr2 = f0;assign clr3 = mf0;endmodule電路圖clkresetf0mf0count_ts_32count_bit_8count_mf_16module ts_32(clk,reset,en,clr,count_ts_32);input reset,clk,en,clr;out

9、put 4:0 count_ts_32;reg 4:0 count_ts_32; always (posedge clk or negedge reset) begin if(!reset) count_ts_32 = 5h00; else if(clr) count_ts_32 = 5h01; else if(en) count_ts_32 = count_ts_32 +1; endendmodulemodule bit_8(clk,reset,en,clr,count_bit_8);input reset,clk,en,clr;output 2:0 count_bit_8;reg 2:0

10、count_bit_8; always (posedge clk or negedge reset) begin if(!reset) count_bit_8 = 3h0; else if(clr) count_bit_8 = 3h0; else if(en) count_bit_8 = count_bit_8 +1; endendmodulemodule mf_16(clk,reset,en,clr,count_mf_16);input reset,clk,en,clr;output 3:0 count_mf_16;reg 3:0 count_mf_16; always (posedge c

11、lk or negedge reset) begin if(!reset) count_mf_16 = 4h0; else if(clr) count_mf_16 = 4h0; else if(en) count_mf_16 = count_mf_16 +1; endendmodulemodule MICRO(reset,MBEB,CSB,RDB,WRB,A,D,reg_o);input reset,MBEB,CSB,RDB,WRB;input 7:0 A;input 7:0 D;reg 7:0 D_out, latch_A;output 7:0 reg_o;/地址鎖存地址鎖存always (

12、ale or A) beginif(ale) latch_A = A; end/寄存器體寄存器體c_ram c_ram(.wr_clk(wr),.wr_en(1b1),.wr_addr(latch_A),.data_in(D), .rd_clk(clk),.rd_en(1b1),.rd_addr(count_ts_32,count_bit_8),.data_out(reg_o);/intel和和motorola接口的統(tǒng)一接口的統(tǒng)一sel_int sel_int(MBEB,CSB,RDB,WRB,wr,rd);endmodule/-module sel_int(MBEB,CSB,RDB,WRB,

13、wr,rd);input MBEB,CSB,RDB,WRB;output wr,rd;wire rd1,rd2,wr1,wr2,E,RWB;reg wr,rd;assign E=RDB, RWB=WRB;assign rd1=(CSB|RDB);assign rd2=(CSB)&E&RWB;assign wr1=CSB|WRB;assign wr2=(CSB)&E&(RWB);always (MBEB or rd1 or rd2 or wr1 or wr2)beginif(MBEB) begin rd=rd1; wr=wr1; endelse begin rd=

14、rd2; wr=wr2; endendendmoduleT-S-T交換網(wǎng)絡(luò)是由輸入級(jí)交換網(wǎng)絡(luò)是由輸入級(jí)T接線器接線器（TA）和輸出級(jí)和輸出級(jí)T接線器（接線器（TB），），中間接中間接有有S型時(shí)分接線器組成。型時(shí)分接線器組成。從原理上講，輸入從原理上講，輸入T級(jí)和輸出級(jí)和輸出T級(jí)采用級(jí)采用何種控制方式都是可以的，但是從控制的何種控制方式都是可以的，但是從控制的方便，以及維護(hù)管理的角度出發(fā)，還是有方便，以及維護(hù)管理的角度出發(fā)，還是有討論的必要。討論的必要。由于輸入由于輸入T級(jí)和輸出級(jí)和輸出T級(jí)采用了不同的級(jí)采用了不同的控制方式，故它們的存儲(chǔ)器可以合用?？刂品绞剑仕鼈兊拇鎯?chǔ)器可以合用。從圖從圖2.

15、15可以看出，可以看出，CMA0和和CMB0兩兩個(gè)控制存儲(chǔ)器，一個(gè)是在個(gè)控制存儲(chǔ)器，一個(gè)是在2#單元里存單元里存24#地地址，一個(gè)是在址，一個(gè)是在130#單元里存單元里存24#地址，這說(shuō)地址，這說(shuō)明兩者合用后，只要在相差半幀（或相差明兩者合用后，只要在相差半幀（或相差一個(gè)時(shí)隙）的單元地址里寫(xiě)入同樣的話音一個(gè)時(shí)隙）的單元地址里寫(xiě)入同樣的話音在在SM的存放地址就可以了。的存放地址就可以了。從圖從圖2.16可以看出，可以看出，CMA0和和CMB0占占用的單元地址是相同的，都是用的單元地址是相同的，都是24#單元，只單元，只是單元里存放的話音存儲(chǔ)器的地址相差半是單元里存放的話音存儲(chǔ)器的地址相差半幀。幀

16、。S-T-S三級(jí)時(shí)分交換網(wǎng)絡(luò)是由輸入三級(jí)時(shí)分交換網(wǎng)絡(luò)是由輸入S級(jí)、級(jí)、中間中間T級(jí)和輸出級(jí)和輸出S級(jí)組成，如圖級(jí)組成，如圖2.19所示。所示。日本日本NEC公司生產(chǎn)的公司生產(chǎn)的NEAX-61是典型是典型的的T-S-S-T時(shí)分交換網(wǎng)絡(luò)結(jié)構(gòu)。時(shí)分交換網(wǎng)絡(luò)結(jié)構(gòu)。S-S-T-S-S是意大利是意大利Telettra公司的公司的DTN-1數(shù)字交換機(jī)的交換網(wǎng)絡(luò)所采用的結(jié)數(shù)字交換機(jī)的交換網(wǎng)絡(luò)所采用的結(jié)構(gòu)，這種網(wǎng)絡(luò)是在兩側(cè)各配備兩級(jí)構(gòu)，這種網(wǎng)絡(luò)是在兩側(cè)各配備兩級(jí)S型接線型接線器，中間為一級(jí)器，中間為一級(jí)T型接線器。型接線器。所謂阻塞是指主叫向被叫發(fā)出呼叫時(shí)，所謂阻塞是指主叫向被叫發(fā)出呼叫時(shí)，被叫雖然空閑，但由于網(wǎng)絡(luò)內(nèi)部鏈路不通，被叫