計算機組成原理模擬題(DOC)

1、計算機組成原理模擬題一、填空題1. 典型的馮 .諾依曼計算機是以（ 運算器 ）為中心的 , 指令是（ 按順序 ） 執(zhí)行的.2. 系統(tǒng)總線按傳輸信息的不同可分為三類： （ 數(shù)據(jù)總線 ）、（ 地址總線 ）、 和（ 操作總線 ）。3機器數(shù)為補碼，字長 16 位（含 1 位符號位），用十六進制寫出對應(yīng)于整數(shù)定 點機的最大正數(shù)補碼是（ 7FFF ）、最小負數(shù)補碼是（ 8000 ）。4. （ 控制器 ）負責協(xié)調(diào)并控制計算機各部件執(zhí)行程序的指令序列。5. . 存儲單元組成的，存儲單元的編號稱為（ 單元地址 ）。6. 機與設(shè)備交換信息的控制方式中， （ 中斷 ）方式主機與設(shè)備是并行進行的。7 計算機中存放當前

2、指令地址的寄存器叫（ 指令寄存器 ）。8. CPU從主存取出一條指令并執(zhí)行該指令的時間叫做（指令周期）o（ 1）指令周期是指 CPU 執(zhí)行一條指令的時間。 指令周期： 取出并執(zhí)行一條指令的時間。 機 器周期：通常用內(nèi)存中讀取一個指令字的最短時間來規(guī)定CPU 周期。 （也就是計算機完成一個基本操作所花費的時間 ） 時鐘周期：處理操作的最基本單位。 （CPU 的主頻 ） 指令周期、 機器周期和時鐘周期之間的關(guān)系： 指令周期通常用若干個機器周期表示， 而機器周期時間又 包含有若干個時鐘周期。 。9. CPU勺主頻為8MHz若每個機器周期包含4個時鐘周期，該機的平均執(zhí)行速度為0.8MIPS,則該機的時

3、鐘周期為（0.125 ）卩s,平均指令周期為（1.25）卩s,每個指令周期含（2.5）機器周期。10. 計算機硬件包括（ 控制器 ）、（ 存儲器 ）、（ 運算器 ）、輸入設(shè)備 和輸出設(shè)備。二、選擇題1 存儲字是指（ A ）。A 存放在一個存儲單元中的二進制代碼組合 B 存放在一個存儲單元 中的二進制代碼位數(shù)（存儲字長）C 存儲單元的集合D機器指令2 設(shè)機器字長為32位，存儲容量為16MB若按雙字編址，其尋址范圍是（B ）A8MB B 2M C 4M D 2MB3一個 16K*32 位的存儲器，其地址線和數(shù)據(jù)線的總和是（ B ）。A48 B 46 C 36 D 424在三種集中式總線 控制中，獨

4、立請求方式響應(yīng)時間最快，是以（ B ）為 代價的。A. 增加處理機的開銷B.增加控制線數(shù)C. 增加處理機的開銷和增加控制線數(shù) D. 減少處理機的開銷5計算機使用總線結(jié)構(gòu)便于增減外設(shè)，同時（ C ）。A. 減少了信息傳輸量 B. 提高了信息的傳輸速度C. 減少了信息傳輸線的條數(shù) D. 增加了信息傳輸線的條數(shù) 6零地址運算指令在指令格式中不給出操作數(shù)地址， 它的操作數(shù)來自 （ C ）。A.立即數(shù)和棧頂 B 暫存器C.棧頂和次棧頂D 存儲器7. CPU是指（B ）。A.控制器B.運算器和控制器C.運算器、控制器和主存 D .控制部件和執(zhí)行部件？ 8.程序計數(shù)器的位數(shù)取決于（）。A.存儲器的容量B機器

5、字長C指令字長D.寄存器字長9. 同步控制是（ B ）。A.只適用于CPU控制的方式B.由統(tǒng)一時序信號控制的方式C所有指令執(zhí)行時間都相同的方式D .所有指令執(zhí)行時間都不同的方式10. 微程序放在（ B ）中。A.存儲器控制器中 B .控制存儲器中 C .主存儲器中 D .高速緩沖 存儲器中11. 計算機硬件能直接執(zhí)行的只有（ B ）。A .符號語言 B .機器語言 C .機器語言和匯編語言 D .匯編 語言12. 在 cache 的地址映射中， 若主存中的任意一塊均可映射到 cache 內(nèi)的任意一 塊的位置上，則這種方法稱為（ A ）。A .全相聯(lián)映射 B .直接映射 C .組相聯(lián)映射 D .

6、混合映 射13. 某計算機字長為32位，其存儲容量為4GB若按雙字編址，它的尋址范圍 是（ B ）。A . 4G B . 0.5G C . 8G D . 2G14. 采用DM/方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（ C ）時間。A.指令周期B.機器周期C存儲周期D.總線周期？15.在（）控制的 I/O 信息交換方式下，外部設(shè)備是完全被動的。A. 程序查詢方式B. 中斷方式C. DM/方式D. 通道方式16. 主機與 I/O 設(shè)備傳送數(shù)據(jù)時，采用（ A ），主機與設(shè)備是串行工作的。A、程序查詢方式B、中斷方式C DMA方式D都一樣17馮諾依曼機工作的基本方式的特點是（ B ）。A、多指令流

7、單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址18. 在三種集中式控制方式中，獨立請求方式響應(yīng)時間最快，是以（ B ） 為代價的。A、增加處理機的開銷B增加控制線數(shù)C增加處理機的開銷和增加控制線數(shù)D以上都不對19. 設(shè)X為整數(shù)，X補=1, X1X2X3X4,滿足（C ）時，X>-8成立。A X=0, %Xi至少有一個為1B、X=0, %兀任意C X=1, X2Xi至少有一個為1D X1=1, XXi任意20. 某計算機字長32位，其存儲容量為 8MB若按字編址，它的尋址范圍是 （ C ）。A、0-iMB、0-8MBC 、0-2MD、0-iMB21. 四片74181AL

8、U和一片74182CLA器件相配合，具有如下進位傳送功能 （ B ）。A、行波進位B、組內(nèi)先行進位，組間先行進位C組內(nèi)先行進位，組間行波進位D 、組內(nèi)行波進位，組間先行進位22. 如果浮點 數(shù)用補 碼表示 ，則判 斷下 列哪一項 的運算 結(jié)果 是規(guī)格化數(shù) （ C ）。A、1.11000B、0.01110C、1.00010D、0.01010主存”結(jié)構(gòu)的作用是解決（ D ）的問題B、主存與輔存速度不匹配D主存與CPU速度不匹配23. 在多級存儲體系中，“cacheA、主存容量不足C、輔存與CPU速度不匹配2i. 中斷向量地址是（ C ）。B、中斷服務(wù)程序入口地址D中斷返回地址）。C、PMD以上B

9、）。A、子程序入口地址C、中斷服務(wù)程序入口地址的地址25. 不具有自同步能力的記錄方式是（ AA、 NRZ1B、 MFM都不對 26寄存器間接尋址方式中，操作數(shù)處在（A.通用寄存器 B 主存單元 C程序計數(shù)器 D 堆棧27. 計算機操作的最小時間單位是（ A ）A. 時鐘周期 B. 指令周期 C. CPU 周期 D. 微指令周期三、分析題：1. 為什么要把存儲系統(tǒng)分成若干個不同的層次？主要有哪些層次？ 因為計算機應(yīng)用領(lǐng)域的擴大， 需要執(zhí)行和可執(zhí)行的程序量日益增加， 需要處理的數(shù)據(jù)量也越來越大， 計算機要不斷地從主存中取指令、 取數(shù)據(jù)和存放結(jié)果。 之所以引入多層次存儲結(jié)構(gòu)系統(tǒng)是為了平衡性能和價格

10、比。包括： 1、高速緩沖存儲器。2、主存儲器。3、輔助存儲器。關(guān)系：增加高速緩沖存儲器的目的是為了提高對主存儲器的讀取速度， 增加輔助存儲器的目的是為了彌補主存儲器的容量不足2. 試從五個方面說明程序中斷方式和 DMA方式有何區(qū)別？中斷方式DNA 方式數(shù)據(jù)傳送程序硬件響應(yīng)時間指令執(zhí)行結(jié)束存取周期結(jié)束處理異常能不能中斷請求傳送數(shù)據(jù)后處理優(yōu)先級低高？3. 分析中斷系統(tǒng)的功能4. 現(xiàn)有1024X 1的存儲芯片，若用它組成容量為16KX 8存儲器。試求；（1）實現(xiàn)該存儲器所需的芯片數(shù)量？ 128 片（2）若將這些芯片分裝在若干塊板上，每塊板的容量為 4KX 8，該存儲器所需 的地址線總位數(shù)是多少？其中

11、幾位用于選板？幾位用于選片？幾位用作片內(nèi)地址？ 16KX8=2A14X8，地址線為14根。4KX8容量的板，共需要 4塊板子。則14根地址線 的最高2位用于板選（0011,第1塊板子第4塊板子），4K*8位=2人12*8位=12*1K*8 位，也就是在每塊板子內(nèi)需要 4*8 個芯片，而每 8 個芯片組成 8 位，也就是位擴展。也就是 說需要 4 組，則除了最高 2 位，剩余的 12 位中，有 2 位用于片選（ 00 11，第一組第 4 組）。也就是： 2 位用于板選， 2 位用于片選，剩余的 10 位用于片內(nèi)地址選擇。5. 串行傳輸和并行傳輸有何區(qū)別？各應(yīng)用于什么場合？根據(jù)組成字符的各個二進制

12、位是否同時傳輸， 字符編碼在信源 /信宿之間的傳輸分為并行傳輸和串行傳 輸兩種方式。1、并行傳輸：字符編碼的各位（比特）同時傳輸。特點：（1 ）傳輸速度快 :一位（比特）時間內(nèi)可傳輸一個字符；（2 ）通信成本高 :每位傳輸要求一個單獨的信道支持；因此如果一個字符包含8 個二進制位，則并行傳輸要求8個獨立的信道的支持；（3 ）不支持長距離傳輸 :由于信道之間的電容感應(yīng)，遠距離傳輸時，可靠性較低。2、串行傳輸：將組成字符的各位串行地發(fā)往線路。特點：（1 ）傳輸速度較低，一次一位；（2）通信成本也較低，只需一個信道。（3）支持長距離傳輸，目前計算機網(wǎng)絡(luò)中所用的傳輸方式均為串行傳輸。方式： 串行傳輸有

13、兩種傳輸方式：1、同步傳輸2、異步傳輸? 6.某機主存容量為4M 16位，且存儲字長等于指令字長，若該機的指令系 統(tǒng)具有97種操作。操作碼位數(shù)固定，且具有直接、間接、立即、相對、變址、 基址六種尋址方式。求（1）立即數(shù)的范圍（十進制表示）；（2） 次間址和多次間址的尋址范圍；8. 某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為 LO, L1, L2, L3, L4, 現(xiàn)要求優(yōu)先順序改為L1, L3, LO, L4, L2,寫出各中斷源的屏蔽字。中 斷 源蔽字01234L010101L111111L200100L310111L4001019.某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0

14、,L1,L2,L3,L4 ，現(xiàn)要求優(yōu)先順序改為L3,L1,L4,L0,L2，寫出各中斷源的屏蔽字。中斷源屏蔽字0123 4L01 0 1 0 0L11 1 1 0 1L20 0 1 0 0L31 1 1 1 1L41 0 1 0 110.設(shè)某機有四個中斷源 A B、C、D,其硬件排隊優(yōu)先次序為 D>A>C>B按下圖 時間軸給出的四個中斷的請求時刻， 畫出CPU執(zhí)行程序的軌跡。設(shè)每個斷源的中 斷服務(wù)程序時間均為20卩So程序D程序C程序B程序A程序1 1fl 1 1L I 1 J|1 1 1 1>5 10 15 2030405060708090” u St tttB DA

15、C? 11.設(shè)CPU內(nèi)的部件有：PC IR、MAR MDR ACC ALU CU且采用非總線結(jié)構(gòu)。請寫出乘法指令MUL X( X為主存地址)在執(zhí)行階段所需的全部微操作。12. 以I/O設(shè)備的中斷處理過程為例，說明一次程序中斷的全過程。P19813. 設(shè)CPU內(nèi)部的部件有：PC IR、MAR MDR ACC ALU CU且采用非總線結(jié) 構(gòu)。寫出加法指令ADD X(X為主存地址)在執(zhí)行階段所需的全部微操作。Ad(IR)->MAR;1->R;M(MAR)->MDR;(ACC)+(MDR)=ACC.? 14.設(shè)某機主存容量為4MB Cache容量為16KB每塊包含8個字，每字32 位

16、，設(shè)計一個四路組相聯(lián)映像(即 Cache每組內(nèi)共有四個塊)的Cache組織， 要求：(1) 畫出主存地址字段中各段的位數(shù)。(2) 設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2、99號單元讀出100 個字(主存一次讀出一個字)，并重復按此次序讀8次，問命中率是多少？四、計算題1. 已知：X=-0.1110，Y=0.1101 用原碼一位乘求：X Y原=? 1.10110110(3.四)2. 設(shè)主存容量為1MB Cache容量為16KB每字塊有16個字，每字32位(1) 若Cache采用直接相聯(lián)映像，求出主存地址字段中各段的位數(shù)。(2.四)(2) 若Cache采用四路組相聯(lián)映像，求出主存地址

17、字段中各段的位數(shù)。3. 已知 A= 0.1011，B= -0.0101,求A+B補。4. 已知：兩浮點數(shù) x = 0.1101 X210，y = 0.1011 X2 01 求：x + y5. 已知 X = -0.01111,Y = +0.11001, 求X補,-X補,Y補，-Y補,X+Y=?6. 設(shè)機器字長為16位，浮點表示是，階碼5位，階符1位，尾數(shù)9位（包括一 位符號位）。（1）最大浮點數(shù)為多少？ （ 2）最小浮點數(shù)為多少？7. 假設(shè)階碼3位，尾數(shù)取6位x = 1/16 2支，y = （-9/16） 24x求：x + y五、應(yīng)用題1. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作為

18、訪存控制信號（低電平有效），用WR乍為讀/寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：1KX 4位RAM, 4KX 8位RAM, 2KX 8位ROM以及74138譯碼器和各種門電路，如圖所示。（一）G1V7G2AYeG2BCBAYq74138譯碼器畫出CPU與存儲芯片的連接圖，要求：1）主存地址空間分配：8000H 87FFH為系統(tǒng)程序區(qū)；8800H 8BFFH為用戶程序 區(qū)。2）合理選用上述存儲芯片，說明各選幾片，并寫出每片存儲芯片的二進制地址范 圍。3）詳細畫出存儲芯片的片選邏輯。2. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ低電平有效）作訪存控制 信號，R/W作讀寫命令信號（高電平為讀，低電平為寫）。現(xiàn)有下列存儲芯片：RO（ 2KX 8 位; 4K X 4 位; 8K X 8 位;）（三）RAM （1KX 4位； 2K X 8位；4K X 8位；）及74138譯碼器和其它門電