基于DSP的硬件、軟件開發(fā)流程(精)

1、周期內(nèi)完成。?快速的指令周期 目前,C6000系列、C5000系列的最高工作主頻已經(jīng) 達(dá)到600MHZ,指令周期降到了 1.67ns隨著微電子技術(shù)的不斷發(fā)展，工作頻率 還將進(jìn) 提高，指令周期進(jìn)一步縮短。?特殊的DSP指令DSP芯片有專門為數(shù)字信號處理而設(shè)計的指令系統(tǒng)。此 外,DSP還具有良好的多機(jī)并行運行特性、內(nèi)部 RAM等不同于普通單片機(jī)的特點,正是由于這些特征，使得DSP芯片非常適合于實時的數(shù)字信號處理。3.2.2DSP的硬 件設(shè)計流程第一步:設(shè)汁硬件實現(xiàn)方案，根據(jù)性能指標(biāo)、成本、工期等，確定最優(yōu)的硬件實 現(xiàn)方案?？刂啤⑼ㄐ?、人機(jī)接口、總線等基本部件，他們大致的確定原則如下：根據(jù)采樣頻率、

2、精度、是否要求片上自帶采保、多路器、基準(zhǔn)電源等來確定A/D型號:內(nèi)存(EPROM,SDRAM,SBSRAM等的選擇主要考慮工作頻率、內(nèi)存容量位長、接口方式、工作電壓等。第三步:進(jìn)行原理圖的設(shè)計，原理圖的設(shè)計是關(guān)鍵的一步，在原理圖的設(shè)計時必 須清楚的了解器件的使用和系統(tǒng)的開發(fā)，對于些關(guān)鍵的環(huán)節(jié)有必要做一 定的仿 真。原理圖設(shè)計的成功與否，是DSP系統(tǒng)能否正常工作的最重要的個因素。第四步:PCB圖的設(shè)計,PCB即印刷電路板，PCB的設(shè)計要求設(shè)計人員清楚 布線 工藝和系統(tǒng)原理圖。第五步:硬件調(diào)試。3.2.3DS P系統(tǒng)軟件編程的步驟(1、用匯編語言、c語言或匯編語言和c語言的混合編程來編寫程序，然后

3、把它 們分別轉(zhuǎn)化成TMS320的匯編語言并送到匯編語言編譯器進(jìn)行編譯，生成目標(biāo)文 件。(2、將目標(biāo)文件送入鏈接器進(jìn)行鏈接，得到可執(zhí)行文件。(3、將可執(zhí)行文件調(diào)入到調(diào)試器進(jìn)行調(diào)試，檢查運行結(jié)果是否正確，如果正確進(jìn) 入第四步，如果不正確則返回第一步。(4、進(jìn)行代碼轉(zhuǎn)換，將代碼寫入EEPROM,并脫離仿真環(huán)境運行程序,檢查結(jié)果 是否正確。(5、軟件測試，如果測試結(jié)果合格，則軟件調(diào)試完畢，如果不合格，返回第一步。 在完成系統(tǒng)的軟硬件設(shè)計之后，將進(jìn)行系統(tǒng)集成。所謂系統(tǒng)集成，是將軟硬件結(jié)合起 來,并在實際系統(tǒng)中運行，進(jìn)行系統(tǒng)測試，在系統(tǒng)測試中往往可能會出現(xiàn)些問題,如精 度不夠等。出現(xiàn)問題時，一般采用修改軟

4、件的方法，如果軟件修改無法解決，則必須調(diào)整硬件。如果系統(tǒng)測試結(jié)果符合指標(biāo)，則設(shè)計 完畢。3.3圖像處理芯片的選取處理器設(shè)計過程中圖像處理芯片的選取至關(guān)重要，要兼顧到性能和價格兩方面。由圖像處理器的總體結(jié)構(gòu)圖可以看出，DSP和FPGA是關(guān)鍵的部件，這里主要介 紹它們的選取原則及其所選芯片的性能。3.3.1DS P芯片的選取DSP芯片的選型，要綜合考慮各種性能指標(biāo)，選擇性價比最好的芯片。一般可以 從速度的要求、開發(fā)環(huán)境、片內(nèi)/外存儲空間的大小、工作電壓、封裝形 式等方面 來考慮。TMS320C6X系列DSP是TI公司最新的一款高端并行處理的數(shù) 字信號處 理器，其CPU采用了 VelOCiTI結(jié)構(gòu)廠

5、種高性能的超長指令字 VLIW結(jié)構(gòu),使得該芯片特別適用于多信道數(shù)字信號處理。VelociTI是一種高性能的VLIW結(jié)構(gòu)，配合TMS320C6X系列DSP特殊的內(nèi)部結(jié)構(gòu)和獨特的指令集，在指令的獲取、分配、執(zhí)行和數(shù)據(jù)存儲方面幾乎沒有什么限制，并且它的編譯器充分 利用了它的這種結(jié)構(gòu)上 的特點，能夠產(chǎn)生當(dāng)前效率最高的代碼。TMS320C6X系列芯片的種類很多,這里考 慮到性能、成本等因素，選取了 TMS320C620I,下面對該芯片的特點進(jìn)行一些簡單介紹。TMS320C6201是TMS320C6X系列中的一款高性能定點 DSP芯片，該處理器由3個主要部分組成：中央處理單元CPU、外部設(shè)備和存儲器。外部

6、設(shè)備包括一 個DMA控制器、電源控制單元、外部存儲器接口或主機(jī)端口、兩個定時器和一個鎖 相環(huán)時鐘發(fā)生器。芯片內(nèi)部結(jié)構(gòu)如圖 3 9所示:!竺?。?！竺! *. *. 3-9TMS320C6201 芯片結(jié)構(gòu) +該芯片的主要特征如下：(1,CPU采用超長指令字(VLIW結(jié)構(gòu),通過增加片內(nèi)指令級并行度獲得高 性能。 工作頻率200MHZ,指令周期5ns,每個時鐘周期最多可以并行執(zhí)行8條指令,從而可 以實現(xiàn)1600MIPS的定點運算能力。(2,CPU內(nèi)核具有兩個乘法器、6個算術(shù)邏輯單元，這8個功能模塊共用一個程 序計數(shù)器和一個控制單元。每個功能模塊由一個32位指令控制，各功能模塊可并行操作，共享32個32

7、位通用寄存器,8個功能模塊分為相同的兩組,屬于兩個數(shù)據(jù)通 道。(3,內(nèi)部的存儲器包括512KBit的數(shù)據(jù)存儲器和5I 2KBit的程序存儲器，它們中 的一部分可配置成高速緩存(Cache.(4,IMA控制器支持4個獨立的DMA可編程通道和一個輔助 DMA通道。(5,16位主機(jī)接口(HPI,使得主機(jī)設(shè)備可以直接訪問 CPU的存儲空間，通過內(nèi)部 或外部存儲空間，主機(jī)和CPU可以交換信息。主機(jī)也可以利用 HPI直接訪問映射進(jìn)地址空間的外圍設(shè)備。(6,32位外部存儲器接口 (EMIF,尋址空間是4GB,具有非常強(qiáng)的對外接口能力, 存儲器可方便的配置不同速度、不同容量、不同復(fù)雜度的存儲器，為硬件開發(fā)人員

8、帶來了很大的方便。(7,兩個32位定時器,兩個多通道緩沖串口 (McBSP,支持收發(fā)時鐘獨立 的連續(xù)全 雙工通信。332FPGA芯片的選取FPGA是20世紀(jì)80年代中期出現(xiàn)的一種新型可編程邏輯器件，現(xiàn)已廣泛應(yīng)用 于通信、計算機(jī)、圖像處理等諸多領(lǐng)域。FPGA采用了類似于掩膜可編程門陣列 的結(jié)構(gòu)，繼承了門陣列邏輯器件密度高和通用性強(qiáng)的優(yōu)點，其芯片中包含的LUT和觸 發(fā)器非常多，往往都是幾千萬以上，如果用芯片價格除以邏輯單元數(shù)量,PPGA的平均邏輯單元成本則大大降低，所以如果設(shè)計一個復(fù)雜的時序邏輯，需使用到大量觸發(fā)器， 使用FPGA就是一個很好的選擇。FPGA包括三類可編程資源：可編程邏輯模塊(CL

9、B,是排列規(guī)則的實現(xiàn)基本 邏輯 功能的單元，又叫宏單元：可編程輸入輸出模塊(10B、連接芯片與外部封 裝:可編程 內(nèi)部互連(PI,將內(nèi)部各個CLB,lOB聯(lián)接起來,CLB和IOB的具體邏轉(zhuǎn)功能及它們的 互連關(guān)系由配置數(shù)據(jù)決定。本系統(tǒng)中接口的邏輯、系統(tǒng)的互連、以及數(shù)據(jù)通道都是由FPGA完成的，另外,FPGA外擴(kuò)了一些I/O 口，以檢測現(xiàn)場的傳感器和輸出控制信號，用Prom來存放FPGA的配置數(shù)據(jù)。FPGA采用的是Xilinx公司的SpartanXL系列FPGA芯片，這是一種基于SRAM的現(xiàn)場可編程門陣列。下表給出了 SpartanXL系列FPGA的一些參數(shù)。整個FPGA的設(shè)計實現(xiàn)在XilinxI

10、SE4.1開發(fā)平臺上完成，該系統(tǒng)支持設(shè)計輸 入、邏輯仿真、設(shè)計實現(xiàn)(設(shè)計綜合和時序仿真等系統(tǒng)開發(fā)全過程。表3-2SPARTANXL系列FPGA的參數(shù)器件 XCS05X1XCSIOxl XCS20x1XCS30xl XCS40x1 最大邏輯門500010000200003000040000 CLBs 101014水 1420*2024*2428*28 10Bs 80112160192224綜合考慮成本和性能等因素,我們選用了 SpartanXL系列的XCS30xl,與之 匹配的Prom為17S30XL。選用容量相對較大的 FPGA的一個主要目的是將一些 簡單且重復(fù)量大的運算由FPGA來實現(xiàn),在數(shù)

11、據(jù)采集的同時進(jìn)行圖像預(yù) 處理。3.4基于FPGA的視頻數(shù)據(jù)采集電路設(shè)計341SAA7111A芯片介紹選用不同的視頻解碼芯片，系統(tǒng)的構(gòu)成和功能也有所不同,PHILIPS公司和TI 公司都推出了不少視頻解碼芯片，本系統(tǒng)采用Philips公司的SAA7111A。SAA7111A是一個兩路視頻預(yù)處理芯片，該芯片內(nèi)部包含了抗混疊濾波器，A/D轉(zhuǎn)換 器自動嵌位和增益控制器，時鐘發(fā)生器，多制式數(shù)字解碼器，亮度/對比度/飽和度控制 電路，顏色空間矩陣等,適合于將PAL制式和NTSC制式的模擬視頻信號,解碼為CCIR 一 601兼容的數(shù)字值。整個芯片的初始化通過寫12C總線來進(jìn)行。輸出信號包括A/D結(jié)果、行同步

12、信號HREF、場同步信號VREF、奇偶場 信號RTSO、像素 時鐘LLC2等。342SAA7111A模擬視頻輸入以及時鐘系統(tǒng)的設(shè)計SAA7111A芯片提供四個模擬視頻輸入接口和兩路輸入通道 ，每路輸入通道 包含嵌位電路、模擬放大器、抗混疊濾波器和8位模數(shù)轉(zhuǎn)換器。四個輸入接口 分別 為AII,A12,A21,A22,其中All,A12共用一個視頻通道，A21,A22共用 另外一個視頻通 道?？杉嫒?路CVBS信號選擇輸入,2路Yc信號選擇輸入,或者2路CVBS和1 路YC信號選擇輸入。通過12C總線設(shè)定地址為02的寄存器中的M0DE2,M0DEI,M0DE0三個控制位的值，選擇特定的工作模式。在視頻輸 入端需 要連接22nF的電容和阻值分別為27和47歐姆的兩個電阻。視頻解碼芯片的時鐘可以分為來自外部的時鐘和來自內(nèi)部的時鐘。外部時鐘 只需要接入一個頻率為24.576aHz的晶振，由XTAL管腳和XTALI管腳連接外 部 時鐘信號。芯片內(nèi)部還有一個時鐘產(chǎn)生電路 C