三維疊層CSPBGA封裝的熱分析與焊點(diǎn)可靠性分析

1、電子科技大學(xué)碩士學(xué)位論文三維疊層CSP/BGA封裝的熱分析與焊點(diǎn)可靠性分析 姓名:李磊申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):機(jī)械制造及其自動(dòng)化指導(dǎo)教師:杜平安20060201摘要摘 要三維疊層芯片尺寸封裝(Stacked Chip Scale Package是目前最先進(jìn)的微電子 封裝形式之一,具有體積小、重量輕、封裝效率高等特點(diǎn)。然而封裝的高密度使 單位體積內(nèi)容易產(chǎn)生更大的熱量,因此必須關(guān)注熱引起的封裝失效問(wèn)題。特別是 由于封裝材料間熱膨脹系數(shù)不匹配而導(dǎo)致的焊點(diǎn)失效。另外機(jī)械振動(dòng)與沖擊也是 引起封裝失效的主要原因之一。目前行業(yè)內(nèi)針對(duì)CSP封裝可靠性做了許多研究, 但大多是以單個(gè)芯片封裝為研究對(duì)象,而對(duì)三維疊

2、層式CSP/BGA封裝的可靠性研 究的并不多。本論文正是針對(duì)以上情況,以采用引線鍵合工藝的三維疊層CSP/BGA封裝(裸 芯片疊裝為研究對(duì)象,在有限元分析軟件ANSYS中建立相關(guān)的有限元模型,編 制了相應(yīng)的APDL參數(shù)化分析程序,進(jìn)行了溫度場(chǎng)分析、熱循環(huán)加載下的SnPb合 金焊點(diǎn)疲勞分析和實(shí)裝PCB板的振動(dòng)模態(tài)分析。通過(guò)對(duì)仿真結(jié)果進(jìn)行分析研究, 總結(jié)出可能影響封裝可靠性的一些因素與規(guī)律,目的在于為三維疊層CSP/BGA封 裝設(shè)計(jì)提供一些參考依據(jù)。具體內(nèi)容包括:1.建立一款疊層CSP/BGA封裝的三維實(shí)體有限元模型,求 解自然對(duì)流條件下的穩(wěn)態(tài)溫度場(chǎng)分布,并在此基礎(chǔ)上進(jìn)行穩(wěn)態(tài)熱應(yīng)力和熱應(yīng)變分 析,

3、找出由于溫度梯度在封裝內(nèi)部引起的高熱應(yīng)力區(qū)域,分析其可能造成的失效 結(jié)果。在求解溫度場(chǎng)分布的基礎(chǔ)上提取封裝表面單元計(jì)算結(jié)果進(jìn)行熱平衡分析, 比較封裝各表面的熱量發(fā)散比例。最后求出其特征穩(wěn)態(tài)熱阻p朋、y盯和y腰。2.以 兩種不同功率加載方式進(jìn)行自然對(duì)流換熱條件下的封裝瞬態(tài)熱分析,得出封裝體 溫度隨時(shí)間的變化規(guī)律。3.采用Anand統(tǒng)一型粘塑性本構(gòu)模型對(duì)63Sn37Pb焊點(diǎn) 釬料在熱循環(huán)加載下的應(yīng)力應(yīng)變進(jìn)行模擬。并采用基于能量的Darveaux焊點(diǎn)疲勞 預(yù)測(cè)模型對(duì)焊點(diǎn)進(jìn)行了疲勞壽命預(yù)測(cè)。隨后就封裝的幾何尺寸包括:不同的焊點(diǎn) 高度、焊點(diǎn)直徑、焊盤直徑、疊層封裝芯片的尺寸、芯片層數(shù)以及塑封層厚度等 對(duì)

4、焊點(diǎn)疲勞壽命的影響進(jìn)行了分析。4.對(duì)封裝芯片實(shí)裝于PCB板上后進(jìn)行模態(tài)分 析,研究其振動(dòng)特性,包括固有頻率和模態(tài)等參數(shù)。對(duì)芯片安裝的位置對(duì)固有頻率 的影響進(jìn)行了比較。最后使用基于局部應(yīng)力的高周疲勞循環(huán)公式對(duì)不同加速度正 弦激勵(lì)下的焊點(diǎn)疲勞壽命進(jìn)行預(yù)測(cè)。關(guān)鍵詞:疊層芯片尺寸封裝,有限元,焊點(diǎn)可靠性,熱分析,振動(dòng)ABSTRACTABSTRACTAs an advanced package,3-D stacked CSP assembly provides significant size and performance advantages than traditional single chip

5、 package. Meanwhile,hi曲 packaging density tends to generate more power in a package and cause seriousthermal problem.Temperaure fluctuations caused by either power transients or enviromental changes,along with the resulting thermal expansion mismatch between the various package materials,results in

6、time and temperature dependent creep deformation of solder.In addition,vibration and shock are also the main reasons which can induce packaging fail.Many researches have been done to investigate the failure mechanismsfor CSP assembly.But most of them were mainly concemed aboutsingle chip package. In

7、 this thesis,thermal and vibration reliability for stackeddie CSP assembly were discussed.Finite element method(FEMwas used to simulate thermal and vibration problems in stackeddie CSP assembly.Finite element models and APDL programes were built in ANSYS to conduct thermal,thermal.mechanical and vib

8、ration analysis.The aim of these researches were trying to find some possible reasons and trends which affect thereliability of stacked CSP/BGA assembly and give some usefulsuggestions for thepackaging design.The main studies are as follows:1. Steady state thermal analysis under natural convection b

9、oundary condition Was performed.Both the temperature distribution and the induced mechanical stress were calculated in this simulation.Hi曲stress area was found and the potential reasons which caIl cause packaging to fail were also discussed.Some element results of the modelwere extraced to determine

10、 the vMues of powerdissipation on different surface. Thermal resistances theta JC.Psi JB and Psi JT were also calculated.2.Tow different types of power loading condition were applied on chips respectively.The transient thermalanalysis wasconducted to determine temperatures vary over time. 3.The Anan

11、d model,a unified viscoplastic constitutive relation,was applied to represent the nolllmearnonlinear finite element modeling was used to analyze stress.strainresponse of63Sn37Pb solder joint under accelerated thermalcycling conditions.Critical ioints wereidentified by comparing the plastic workdensi

12、ty in solder ioints.Fatigue life of eriticaljoints Was calculated based on solder joints fatigue lifeprediction model presented byDarveaux.The effects of geometrical parametersincluding solder ball height.solder balldiameter,stacked chips size,number of stacked chips and the thickness of the mold ca

13、pwere discussesed later4Modalanalysis Was conducted to determine the dynamic parameters includingnatural frequencies and modalshapes of the PCB assembly.The effect of CSP mountedlocation for the dynamic parameters of PCB assembly was investigatedtoo.Finally,the high。cycle fatigue life was calculated

14、 when constant.amplitude G.1evel sinusoidal loading was applied on the model.Keywords:stacked-die chip scale package,joints,thermal analysis,vibrationfinite element method,reliability of solder m獨(dú)創(chuàng)性聲明本人聲明所呈交的學(xué)位論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究工 作及取得的研究成果。據(jù)我所知,除了文中特別加以標(biāo)注和致謝的地 方外,論文中不包含其他人已經(jīng)發(fā)表或撰寫過(guò)的研究成果,也不包含 為獲得電子科技大學(xué)或

15、其它教育機(jī)構(gòu)的學(xué)位或證書而使用過(guò)的材料。 與我一同工作的同志對(duì)本研究所做的任何貢獻(xiàn)均已在論文中作了明 確的說(shuō)明并表示謝意。簽名:鋤 日期:多“年弓月幻日 關(guān)于論文使用授權(quán)的說(shuō)明本學(xué)位論文作者完全了解電子科技大學(xué)有關(guān)保留、使用學(xué)位論文 的規(guī)定,有權(quán)保留并向國(guó)家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和磁 盤,允許論文被查閱和借閱。本人授權(quán)電子科技大學(xué)可以將學(xué)位論文 的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索,可以采用影印、縮印或 掃描等復(fù)制手段保存、匯編學(xué)位論文。(保密的學(xué)位論文在解密后應(yīng)遵守此規(guī)定簽名:.醞導(dǎo)師簽名:壘疊垂 日期:渺年弓月砷日第一章緒論1.1微電子封裝技術(shù)概述第一章緒論隨著半導(dǎo)體工業(yè)的飛速發(fā)

16、展,如今人們生活中不可或缺電腦、網(wǎng)絡(luò)通訊及移 動(dòng)終端產(chǎn)品、數(shù)碼相機(jī)、PDA以及液晶顯示器等,無(wú)一不是半導(dǎo)體工業(yè)的相關(guān)產(chǎn) 物,其周邊的產(chǎn)品更是繁多。目前,微電子產(chǎn)業(yè)已經(jīng)逐漸演變成為設(shè)計(jì)、制造和 封裝三個(gè)相對(duì)獨(dú)立的產(chǎn)業(yè)。其中封裝產(chǎn)業(yè)則主要由設(shè)計(jì)和制造產(chǎn)業(yè)來(lái)驅(qū)動(dòng)。與前 兩者相比,電子封裝范圍廣,帶動(dòng)的基礎(chǔ)產(chǎn)業(yè)更多。電子封裝已經(jīng)成為整個(gè)微電 子產(chǎn)業(yè)的瓶頸,從某種意義上講,電子信息產(chǎn)業(yè)的競(jìng)爭(zhēng)主要體現(xiàn)在電子封裝上【l】。 美國(guó)喬治亞理工學(xué)院的Rao R.Tummala【2】等在微電子封裝手冊(cè)中將微電子封 裝定義為:將一定功能的集成電路芯片,放置到一個(gè)與之相應(yīng)的外殼容器中,為 芯片提供一個(gè)穩(wěn)定可靠的工作環(huán)境

17、;同時(shí),封裝也是芯片各個(gè)輸入、輸出端向外 界的過(guò)渡手段,并且能有效地將封裝內(nèi)器件工作時(shí)所產(chǎn)生的熱量向外擴(kuò)散,從而 形成一個(gè)完整的整體,并通過(guò)一系列性能測(cè)試、篩選和各種環(huán)境、氣候、機(jī)械的 實(shí)驗(yàn),來(lái)確保器件的質(zhì)量,使之具有穩(wěn)定、正常的功能。1.微電子封裝的功能微電子封裝通常具有四種功能【3】:(1電源分配。微電子封裝首先為芯片接通電源,使電路流通。其次,根據(jù)微 電子封裝的不同部位所需的電源的不同,能合理地為不同部位提供合理的電源分 配,包括地線的分配問(wèn)題,以減少電源的不必要損耗,這在多層布線基板上尤為 重要。(2信號(hào)分配。為盡可能減小電信號(hào)的延遲,在布線時(shí)要盡可能使信號(hào)線與芯 片的互聯(lián)路徑及通過(guò)封

18、裝的I/O引出的路徑達(dá)到最短。對(duì)于高頻信號(hào),還要考慮信 號(hào)間的串?dāng)_,以進(jìn)行合理的信號(hào)分配布線和接地線分配。(3散熱通道。各種微電子封裝都要考慮器件、部件長(zhǎng)期工作時(shí)如何將聚集的 熱量散出的問(wèn)題。不同的封裝結(jié)構(gòu)和材料具有不同的散熱效果,對(duì)于大功耗的微 電子封裝,還要考慮附加熱沉或使用強(qiáng)迫風(fēng)冷、水冷方式,以保證系統(tǒng)在使用溫 度要求范圍內(nèi)正常工作。(4機(jī)械支撐和環(huán)境保護(hù)。微電子封裝為芯片和其他部件提供牢靠的機(jī)械支撐,電子科技大學(xué)碩士學(xué)位論文并能適應(yīng)各種工作環(huán)境和條件的變化。在半導(dǎo)體芯片制造過(guò)程和使用過(guò)程中,各 種環(huán)境因素可能對(duì)半導(dǎo)體器件的穩(wěn)定性、可靠性造成很大影響。所以微電子封裝 還應(yīng)對(duì)芯片提供重要的

19、環(huán)境保護(hù)功能。2.微電子封裝的分級(jí)從廣義上來(lái)說(shuō),微電子封裝依照制作工藝、流程和系統(tǒng)結(jié)構(gòu)的不同可以分為 四個(gè)不同的層次。如圖1.1。圖1-1典型的微電子封裝分級(jí)【31第0級(jí)封裝定義為在晶圓上的制作過(guò)程,如IC制造、倒裝片(Flip Chip的 凸點(diǎn)形成等;也有將第0級(jí)封裝泛指為加封裝的裸芯片,芯片由半導(dǎo)體廠商提供, 分兩大類,一類是標(biāo)準(zhǔn)系列化芯片,另一類是針對(duì)系統(tǒng)用戶特殊要求的專用芯片。 第1級(jí)封裝是目前微電子封裝的主體,也是本文研究的重點(diǎn)。這一級(jí)封裝著 重于如何將集成電路封裝起來(lái),而所涉及的封裝形式則有很多。主要分為單芯片 封裝和多芯片封裝兩大類。前者是講單個(gè)裸芯片進(jìn)行封裝:后者則是將多個(gè)裸芯

20、 片或尺寸封裝芯片搭載于多層基板上進(jìn)行封裝。第2級(jí)封裝。該級(jí)封裝以表面安裝技術(shù)(Surface Mount Techology,SMT為主 體。通過(guò)一系列構(gòu)成板卡的裝配工序,將多個(gè)完成第l級(jí)封裝的單芯片封裝或多 芯片組件(Mulit.Chip Module,MCM,實(shí)裝在PCB板等多層基板上,基板周邊 設(shè)有插接端子,用于與母板及其它板、卡的電氣連接。常見的計(jì)算機(jī)主板生產(chǎn)就 屬于這一級(jí)封裝的范疇。第3級(jí)封裝。稱其為單元組裝,將多個(gè)完成第2級(jí)封裝的板、卡,通過(guò)插接 端子,搭載在稱為母板的大型PCB板上,構(gòu)成單元組件。第一章緒論自從1947年美國(guó)貝爾實(shí)驗(yàn)室的三位科學(xué)家巴丁、布賴頓和肖克萊發(fā)明第一只

21、晶體管起,就開創(chuàng)了微電子封裝的歷史。1958年美國(guó)德州儀器公司的Jack Kilby 發(fā)明了第一塊集成電路(IC,以后半導(dǎo)體制造技術(shù)經(jīng)歷了蓬勃的發(fā)展,使得電子 工業(yè)產(chǎn)生了巨大的革命。在此后的幾十年中,微電子封裝技術(shù)先后經(jīng)歷了四次重 大的技術(shù)變革。第一次在上世紀(jì)六七十年代,產(chǎn)生DIP直插型封裝技術(shù)。第二次變革發(fā)生在20世紀(jì)七十年代中期以DIP為代表的針腳插入型轉(zhuǎn)變?yōu)橐?QFP為代表,由周邊引出I/0端子為其主要特征的表面貼裝型。第三次發(fā)生在90年代初期,其標(biāo)志是球柵陣列端子BGA型封裝的出現(xiàn)。 第四次變革發(fā)生在上世紀(jì)末和本世紀(jì)初,多芯片系統(tǒng)封裝SiP的出現(xiàn)使微電子 技術(shù)及封裝技術(shù)進(jìn)入后SoC和后

22、SMT時(shí)代。圖1.2描述了微電子封裝的的演變與發(fā)展過(guò)程。圖1-2微電子封裝總體發(fā)展趨勢(shì)1120世紀(jì)90年代中期,由于CSP封裝和積層式多層基板的引入,IC產(chǎn)業(yè)邁入 了高密度封裝時(shí)代,目前的主要特征和發(fā)展趨勢(shì)是:(1BGA向增強(qiáng)型BGA、倒裝片和積層多層基板BGA、帶載BGA等方向發(fā)電子科技大學(xué)碩士學(xué)位論文展,以適應(yīng)多端子、大芯片、薄型封裝及高頻信號(hào)的要求;(3采用多芯片疊層構(gòu)成存儲(chǔ)器模塊等方式,以提高封裝密度:(4晶圓級(jí)封裝(wafer level package,WLP的采用將半導(dǎo)體技術(shù)與高密度封裝 技術(shù)有機(jī)地結(jié)合在一起,其特征是,在硅圓片狀態(tài)下,在芯片表面再布線,并由 樹脂絕緣保護(hù),形成球

23、形凸點(diǎn)后,再切片。由此可以獲得真正與芯片尺寸大小一 致的CSP封裝,而且可以省略集成電路制造中的后道工序,它作為高密度封裝形 式而引起廣泛的重視;(5微電子封裝從傳統(tǒng)的二維封裝向三維封裝發(fā)展,它使電子產(chǎn)品的密度更高、 功能更強(qiáng)、性能更好、可靠性更高,而相對(duì)成本更低;(6未來(lái)的微電子封裝將向系統(tǒng)級(jí)封裝(System On a Package,SOP;或System in a Package,SIP發(fā)展,典型的封裝是單級(jí)集成模塊(Single Level Integrated Module, SLIM,即將各類元器件(包括有源和無(wú)源器件、布線、介質(zhì)以及各種通用IC芯 片和專用IC芯片甚至射頻、光電

24、和MEMS器件都集成到一個(gè)電子封裝系統(tǒng)內(nèi)。 根據(jù)Ic產(chǎn)業(yè)的發(fā)展,結(jié)合電子整機(jī)和系統(tǒng)的高性能、多功能、小型化、便攜 式、高可靠性和低成本的要求,微電子封裝的發(fā)展趨勢(shì)總結(jié)起來(lái)有以下幾方面:更多的I/O引腳數(shù);更高的電性能和熱性能;更輕、薄、短、小;更便于安裝、使 用和返修;更高的可靠性;更加優(yōu)越的性價(jià)比。據(jù)2006年半導(dǎo)體行業(yè)首腦峰會(huì)上了解到,包括臺(tái)灣和香港在內(nèi),我國(guó)半導(dǎo)體 封裝測(cè)試行業(yè)的規(guī)模在2006年將達(dá)到世界總量的三分之一以上。另?yè)?jù)預(yù)測(cè),到2010年兩岸三地封裝測(cè)試行業(yè)可望達(dá)到世界封裝測(cè)試總量的55%左右,屆時(shí)我國(guó)將成 為名副其實(shí)的封裝測(cè)試大國(guó)。我國(guó)IC封裝業(yè)一直是Ic產(chǎn)業(yè)鏈中的第一支柱產(chǎn)業(yè)

25、。中國(guó)半導(dǎo)體協(xié)會(huì)的數(shù)據(jù) 表明,截至2004年年底,中國(guó)國(guó)內(nèi)有近50家晶圓制造廠,102家IC封測(cè)和IC裝 配廠,457家Ic設(shè)計(jì)公司。2004年中國(guó)國(guó)內(nèi)半導(dǎo)體業(yè)產(chǎn)值為364億元人民幣,大 約為44億美元,其中封測(cè)占了50%以上,晶圓制造占30%,IC設(shè)計(jì)不到20%。 按國(guó)外資料報(bào)道,IC產(chǎn)業(yè)中的IC設(shè)計(jì)業(yè)、IC晶圓制造業(yè)和Ic封裝測(cè)試業(yè)三業(yè)之第一章緒論比為3:4:3的結(jié)構(gòu)為好。目前我國(guó)IC產(chǎn)業(yè)正在向這一比例接近。國(guó)內(nèi)集成電路產(chǎn)量的持續(xù)增長(zhǎng),帶動(dòng)了國(guó)內(nèi)封裝產(chǎn)業(yè)的發(fā)展。截至到2004年 底,國(guó)內(nèi)主要集成電路封裝企業(yè)84家。長(zhǎng)江三角洲地區(qū)所占比重最大,共有封裝 企業(yè)5l家,占61.7%。其次是京津環(huán)

26、渤海地區(qū)有封裝企業(yè)12家,占14.8%;珠江 三角洲地區(qū)ll家,占12.4%。目前國(guó)際上最大的前十位半導(dǎo)體廠家都在中國(guó)內(nèi)地建立Ic封測(cè)廠,如:英特 爾、三星、AMD、日立、NEC、英飛凌等。世界上最大的四家封測(cè)代工廠日月光、 Amkor、矽品科技等也在中國(guó)內(nèi)地建立封測(cè)廠。目前國(guó)內(nèi)內(nèi)資封裝企業(yè)如:長(zhǎng)電科 技、南通富士通、天水華天、華潤(rùn)安盛公司等,近年來(lái)的封測(cè)規(guī)模正在迎頭趕上, 產(chǎn)品檔次也由低端向中高端發(fā)展。長(zhǎng)電科技的封裝水平已與國(guó)際先進(jìn)水平接軌。 從封裝的技術(shù)等級(jí)上來(lái)講,目前國(guó)內(nèi)廠家的主要產(chǎn)品還是以DIP、QFP、PGA 等封裝為主,但也逐漸向BGA封裝過(guò)渡。而目前世界上先進(jìn)的CSP、WLSP技

27、術(shù) 仍然被歐美和日本等發(fā)達(dá)國(guó)家所掌握。與國(guó)外先進(jìn)半導(dǎo)體廠商相比,國(guó)內(nèi)企業(yè)的 差距有以下幾點(diǎn)【4】:(1企業(yè)規(guī)模相對(duì)較小;(2技術(shù)人才不足,且缺乏制程式改善工 具的培訓(xùn)和持續(xù)提高培訓(xùn)之經(jīng)費(fèi)預(yù)算規(guī)劃;(3國(guó)內(nèi)生產(chǎn)的封裝材料配套不齊且質(zhì) 量不夠穩(wěn)定;(4可靠性實(shí)驗(yàn)設(shè)備不齊全;(5封裝技術(shù)設(shè)計(jì)研發(fā)能力不足;(6機(jī)器 設(shè)備維修保養(yǎng)能力欠佳,有經(jīng)驗(yàn)的維修工程師短缺;(7生產(chǎn)工藝程序設(shè)計(jì)不夠周 全,可操作性差,執(zhí)行力度弱;(8失效分析(FA能力不足;(9缺乏持續(xù)改善的 精神;團(tuán)隊(duì)作用發(fā)揮欠佳;缺乏按國(guó)際慣例的經(jīng)營(yíng)理念和思維方式。國(guó)內(nèi)從事封裝技術(shù)研究主要以大學(xué)和科研院所為主體。從事微電子封裝分析、 設(shè)計(jì)和研制

28、的單位有清華大學(xué)、復(fù)旦大學(xué)、哈爾濱工業(yè)大學(xué)、華中科技大學(xué)、中 科院上海冶金所,上海微系統(tǒng)與信息技術(shù)研究所、電子13所、43所、55所、58等。我國(guó)臺(tái)灣省的工業(yè)技術(shù)研究院、成功大學(xué)等的研究開發(fā)也非?；钴S。香港科 技大學(xué)也設(shè)有專門的電子封裝研究中心,從海外招募專家學(xué)者,加快研究開發(fā)的 步伐。從最近幾年的相關(guān)文獻(xiàn)來(lái)看,國(guó)內(nèi)越來(lái)越多的大學(xué)和研究機(jī)構(gòu)也逐漸加入 到電子封裝技術(shù)的研究行列中來(lái)。綜上所述,伴隨著中國(guó)電子工業(yè)迅猛發(fā)展的勢(shì)頭,作為融合多學(xué)科門類的電 子封裝可靠性研究必將成為推動(dòng)生產(chǎn)力發(fā)展的重要研究方向。從國(guó)際半導(dǎo)體封裝業(yè)的發(fā)展來(lái)看,半導(dǎo)體封裝形態(tài)已由常規(guī)的SIP(單列直插電子科技大學(xué)碩士學(xué)位論文

29、式封裝到DIP(塑封雙列直插式封裝等低價(jià)封裝形式,向小型化的SOP、PLCC、 QFP、PGA方向發(fā)展。再向SSOP、TSOP、QFN、TQFP、WBBGA、MCM發(fā)展, 向CSP、WLCSP、PKG、3D、QFN/SON、SiP.BGA、3D.SiP等發(fā)展。目前,在集成電路封裝技術(shù)中增長(zhǎng)速度最快的是BGA與CSP,它們也是未來(lái) 5年到10年的主要封裝技術(shù)。相關(guān)資料顯示,從1999年到2004年,BGA及CSP 因符合輕薄短小、多引腳數(shù)、電性及散熱性佳的優(yōu)點(diǎn),增長(zhǎng)較快。其中,全球BGA 封裝數(shù)量年復(fù)合增長(zhǎng)率約為25.6%,產(chǎn)值年復(fù)合增長(zhǎng)率約為18%;2004年,BGA 封裝技術(shù)占全部Ic封裝產(chǎn)

30、值的31%。而CSP在數(shù)量、產(chǎn)值方面的年復(fù)合增長(zhǎng)率分 別達(dá)到42.5%和33.7%,是所有封裝技術(shù)中增長(zhǎng)最快的,到2004年CSP封裝技術(shù) 占全球IC封裝產(chǎn)值的13%?，F(xiàn)在芯片疊層式和圓片疊層的SiP已成為各大公司開發(fā)的重點(diǎn)。加快建立CSP 封裝產(chǎn)業(yè)的標(biāo)準(zhǔn)化,并且深入開發(fā)WLP技術(shù)。國(guó)外在不斷創(chuàng)新封裝技術(shù)和工藝的 同時(shí)還注重發(fā)展無(wú)鉛綠色封裝(歐盟在2006年7月1日為執(zhí)行期。在美國(guó),產(chǎn)業(yè)界與大學(xué)緊密配合,生產(chǎn)第一線的技術(shù)專家進(jìn)入大學(xué)進(jìn)行聯(lián)合 研究開發(fā)。美國(guó)喬治亞理工學(xué)院在NSF(美國(guó)國(guó)家自然科學(xué)基金的資助下,于 1994年建立了國(guó)際開放型的封裝技術(shù)研究中心,作為25個(gè)國(guó)家工程領(lǐng)域研究中心 之一

31、,致力于2l世紀(jì)封裝技術(shù)的研究開發(fā)和人才培養(yǎng)。該中心還以合同形式得到 美國(guó)國(guó)防高級(jí)項(xiàng)目計(jì)劃的資助,并與IEEE、IMAPS、SEMATECH、SRC、NEMI 等專業(yè)和工業(yè)組織有緊密的聯(lián)系和合作,并與美國(guó)國(guó)內(nèi)及國(guó)外很多大學(xué)組成實(shí)力 很強(qiáng)的聯(lián)合體。美國(guó)的IBM、CHIPAC、INTEL、德州儀器等大公司都擁有各自的 封裝研究機(jī)構(gòu)。美國(guó)國(guó)防研究機(jī)構(gòu)Sandia國(guó)家實(shí)驗(yàn)室一直從事封裝技術(shù)的研究。 在歐洲,英國(guó)在大學(xué)投入很大的力量,德國(guó)在重視環(huán)境的許多研究項(xiàng)目中得 到大學(xué)的協(xié)助,柏林工業(yè)大學(xué)德國(guó)國(guó)立封裝研究所在歐洲也非常有名。在亞洲,日本依靠其強(qiáng)大的產(chǎn)業(yè)基礎(chǔ),在通產(chǎn)省的支持下,以骨干企業(yè)如 Sharp

32、、三洋、NEC、富士通等為中心,聯(lián)合大學(xué)、學(xué)會(huì)進(jìn)行封裝技術(shù)的研發(fā)。目 前日本電子封裝學(xué)會(huì)(JIEP下有會(huì)員2500多人;半導(dǎo)體芯片企業(yè)正在向電子封 裝專門企業(yè)外延;化學(xué)行業(yè),特別是聚合物材料企業(yè),金屬材料行業(yè)都在積極參 與;印刷電路板行業(yè)、玻璃行業(yè)正在調(diào)整戰(zhàn)略以適應(yīng)電子封裝高速發(fā)展的形式。 新加坡以國(guó)立研究所為中心,南洋理工大學(xué)也有專門從事封裝技術(shù)研究的研究所, 韓國(guó)的三星半導(dǎo)體也在從事封裝技術(shù)的研發(fā)。1.2芯片尺寸(CSP封裝6第一章緒論CSP(Chip Size Package,或Chip Scale Package,即芯片尺寸封裝,是目前 最先進(jìn)的集成電路封裝形式之一。CSP目前尚無(wú)確切

33、的定義。按照J(rèn)EDEC(聯(lián)合 電子器件工程委員會(huì)(美國(guó)EIA協(xié)會(huì)的JSTK.012標(biāo)準(zhǔn)規(guī)定,LSI芯片封裝面 積小于或等于LSI芯片面積的120%的產(chǎn)品稱為CSP。它具有如下一些特點(diǎn): (1體積小。在輸入/輸出端數(shù)相同的情況下,CSP的面積不到0.5mm節(jié)距 QFP的十分之一,是BGA(或PGA的三分之-N十分之一。因此,在組裝時(shí)它占 用印制板的面積小,從而可提高印制板的組裝密度,厚度薄,可用于薄形電子產(chǎn) 品的組裝;(2輸入/輸出端子數(shù)可以很多。在相同尺寸的各類封裝中,CSP的輸入/輸 出端子數(shù)可以做得更多;(3電性能好。CSP內(nèi)部的芯片與封裝外殼布線間的互連線的長(zhǎng)度比QFP或 BGA短得多,

34、因而寄生參數(shù)小信號(hào)傳輸延遲時(shí)間短,有利于改善電路的高頻性能; (4熱性能好。CSP很薄,芯片產(chǎn)生的熱可以從很短的通道傳到外界。通過(guò)空 氣對(duì)流或安裝散熱器的辦法可以對(duì)芯片進(jìn)行有效的散熱;(5CSP不僅體積小,而且重量輕,它的重量是相同引線數(shù)的QFP的五分之一 以下,比BGA的少得更多。這對(duì)于航空、航天,以及對(duì)重量有嚴(yán)格要求的產(chǎn)品應(yīng) 是極為有利的;(6CSP電路跟其它封裝的電路一樣,是可以進(jìn)行測(cè)試、老化篩選的,因而可 以淘汰掉早期失效的電路,提高了電路的可靠性;另外,CSP也可以是氣密封裝 的,因而可保持氣密封裝電路的優(yōu)點(diǎn);(7CSP產(chǎn)品的封裝體輸入/輸出端(焊點(diǎn)、凸點(diǎn)或金屬條是在封裝體的底部 或

35、表面,適用于表面安裝。疊層式CSP是日本夏普公司予1996年首次開發(fā)的芯片級(jí)三維超小型封裝。在 芯片封裝尺寸滿足CSP定義的基礎(chǔ)上在原來(lái)單芯片封裝的基礎(chǔ)上,將兩塊或多塊 通用裸芯片疊層,并置于同一封裝內(nèi)。為實(shí)現(xiàn)三維封裝,從積層形態(tài)上分為封裝 級(jí)、芯片級(jí)、硅圓片級(jí)三種類型。夏普公司開發(fā)的屬于芯片級(jí)三維封裝。在1999年8月,夏普公司就開始了三層疊層CSP產(chǎn)品的生產(chǎn)。隨著CSP封裝技術(shù)的飛速發(fā)展,目前全球范圍內(nèi)已有近包括Sharp、NEC、 7電子科技大學(xué)碩士學(xué)位論文Mitsubishi、Amkor、Spansion、hltel等20多家公司發(fā)布了備自基于疊層封裝工藝 的CSP產(chǎn)品,品種多達(dá)一百種

36、以上。日前,芯片疊層CSF封裝通常采用引線鍵臺(tái)工藝和倒裝片(FlipChip工藝, 或二者兼用。在塑料封裝中,占三導(dǎo)地位的技術(shù)仍然是引線鍵合拄術(shù)。圖1-4為兩 種常見的疊層CSP芯片的封裝工藝流程:(a引線鍵臺(tái)封裝Ii藝流程 (b倒駐片封裝I藝流程圉14兩種常見的疊層CSP-器片封裝上藝流程而以芯片疊層為核心的三維系統(tǒng)封裝(3D.SiP,ThreeDimensional System in Package是口前高密度封裝的研究熱點(diǎn)。隨著先進(jìn)通信系統(tǒng)和新一代消費(fèi)類電子產(chǎn) 品的需求,LSI系統(tǒng)的規(guī)模和存儲(chǔ)器容量會(huì)進(jìn)一步加大。以疊層CSP技術(shù)為基礎(chǔ), 菪將控制用LSI、快閃存儲(chǔ)器、SRAM等多個(gè)芯片

37、積層,構(gòu)成多芯H疊層CSP,便 能很方便地實(shí)現(xiàn)超小型系統(tǒng)封裝。2004年,著名的半導(dǎo)體存儲(chǔ)卡廠商Sandisk推出 世界上第一塊采用二維系統(tǒng)封袈技術(shù),容量達(dá)到1GB的SD存儲(chǔ)仁。而著名NOR 閃存制造商Spansion已于2006年,在其閃存產(chǎn)品中采川r 7層芯H疊層工藝。圖 l一3是日前常見的基于疊層芯片工藝的SIP封裝結(jié)構(gòu)圖。Q衛(wèi)i j0j、?遼 。豸暑=三三:;j罩&!正l量=艮衛(wèi) OoDoUD陶I-3常見的基于疊層芯H r藝的SIP封裝 甲害曲崮第一章緒論本文研究的重點(diǎn)是采用引線鍵合工藝的疊層CSP封裝芯片。采用引線鍵臺(tái)的 CSP封裝芯片,通常采用金字塔型或中間隔層的疊裝形式,

38、如圖i-5所示:二:二一一一一二.二二 【a金字塔疊屠形式 (b中間隔屠疊層形式圖I-5兩種媳型的引線鍵合CSP疊層封裝結(jié)構(gòu)金字塔型封裝中,各層芯片尺0從下層往上層遞減:而采用中唰隔層這樣有 利于引線鍵合工藝。芯片鍵合時(shí),多層芯片可以同時(shí)固化(導(dǎo)電膠裝片.也可吼分 步固化:引線鍵合時(shí),先鍵臺(tái)下面層f勺引線.后鍵合上面層的引線;如果是 把倒裝片鍵合和引線鍵合組合起來(lái)使用。在封裝時(shí).先要進(jìn)行芯片鍵合和倒裝片 鍵合,再進(jìn)行引線鍵合。采用三維裸芯片盛層封裝與傳統(tǒng)的單芯片封裝相比有以下優(yōu)勢(shì):(1尺寸更小重量更輕。相比傳統(tǒng)單芯片封裝,尺0和重量縮小了4050倍。 而相比MCM技術(shù).體積縮小了56倍,重量減

39、輕213倍;(2硅片的使用效率更高。與二維封裝相比,硅片效率超過(guò)100%;(3信號(hào)延遲降低。由于采用三維封裝技術(shù),可以使元器件距離非常近,使信 號(hào)延遲夫?yàn)榻档?而且總的引線長(zhǎng)度縮短,與此相關(guān)的寄生電容和寄生電感也大 為減小,能量損耗降低,這些都更有利于信號(hào)的高速傳輸,并改善其高頻性能; (4與其它封裝技術(shù)有更好的互聯(lián)和可接入性。13微電子封裝失效的主要原因隨著微電子技術(shù)包括微機(jī)電(MEMS技術(shù)的飛速發(fā)展,為了降低產(chǎn)品成本, 縮短產(chǎn)品上市蒯期,要求在產(chǎn)品設(shè)計(jì)同時(shí),就應(yīng)該對(duì)產(chǎn)品可靠性進(jìn)行必要的研究。 封裝町靠性研究成為前沿而且熱門的研究話題,有著重要的工程意義。目|ji,微 電子器件失效通常被歸結(jié)

40、為兩種主要原因,一種稱為過(guò)載(overstress,另一種是 破損(wcarout。前者所描述的失效足瞬時(shí)的、災(zāi)難性的,而后一種則足累積的, 漫長(zhǎng)的,首先表現(xiàn)在器件性能的襄退,然后才是器件失效。引起器件失效的機(jī)理有多種,卜面介紹引起器件失效的常見原因:(1在機(jī)械方面,包括一般的沖擊、振動(dòng)(如汽車發(fā)動(dòng)機(jī)罩下面的電子裝置、電子科技大學(xué)碩士學(xué)位論文填充料顆粒在硅芯片上產(chǎn)生的應(yīng)力、慣性力(如加農(nóng)炮外殼在發(fā)射時(shí)引信受到的 力等,這些負(fù)荷對(duì)材料和結(jié)構(gòu)的響應(yīng)有彈性形變、塑性形變、彎曲(buckle、 脆性或柔性斷裂(fracture、界面分層、疲勞裂縫產(chǎn)生及增殖、蠕變(creep及蠕 變開裂等;(2在熱學(xué)方

41、面,包括芯片粘結(jié)劑固化時(shí)的放熱、引線鍵合前的預(yù)加熱、成型 工藝、后固化、鄰近元器件的重新加工(rework、浸錫、波峰焊、回流焊等,熱 負(fù)荷造成的影響在于材料的熱膨脹,由于材料之間的CTE失配,引起局部應(yīng)力, 導(dǎo)致失效;(3在電學(xué)方面,突然的電沖擊(如汽車發(fā)動(dòng)時(shí)的點(diǎn)火、由于電壓不穩(wěn)和電傳 輸過(guò)程中突然的振蕩(如接地不良而引起的電流波動(dòng)、靜電電荷、電過(guò)載或輸 入電壓過(guò)高、電流過(guò)大,電負(fù)荷造成介電擊穿、電壓表面擊穿、電能的熱損耗、 電遷移,還會(huì)引起電銹蝕、由于枝蔓晶生長(zhǎng)而引起的漏電流、電熱降解等;(4在輻射方面,封裝材料中微量的放射性元素(如鈾、釷等放射性元素引 起的a粒子輻射,尤其對(duì)存儲(chǔ)器有影響

42、,會(huì)引起器件性能下降及包封料的降聚作 用,在器件表面覆蓋聚酰亞胺涂層或用人工合成的填充料都是解決的途徑;(5在化學(xué)方面,環(huán)境造成的銹蝕、氧化、離子表面枝蔓生長(zhǎng)等都會(huì)引起失效, 而潮濕環(huán)境下的潮氣進(jìn)入則是最主要的問(wèn)題,進(jìn)入塑封料中的潮氣,會(huì)將材料中 的催化劑等其它添加劑中的離子萃取出來(lái),生成副產(chǎn)品,進(jìn)入芯片上的金屬焊盤、 半導(dǎo)體結(jié)構(gòu)、材料的界面等,激活失效機(jī)理。(6另外,特殊的機(jī)械失效也會(huì)影響器件性能,如雙極型器件中的小信號(hào)電流 增益和MOS器件中的互導(dǎo)主要受較大機(jī)械應(yīng)力的影響。減小應(yīng)力誘導(dǎo)參數(shù)變化和 失效的方法之一是積極從封裝設(shè)計(jì)、材料選擇和工藝參數(shù)中來(lái)分配熱收縮應(yīng)力。1.4封裝失效分析技術(shù)科

43、學(xué)地對(duì)微電子器件封裝進(jìn)行失效機(jī)理分析對(duì)于理解和改進(jìn)封裝工藝方面有 巨大的意義。對(duì)失效的封裝進(jìn)行徹底的、正規(guī)的分析,并采取適當(dāng)?shù)母倪M(jìn)措施, 可以大大提高生產(chǎn)力、成品率和封裝質(zhì)量。通常在發(fā)現(xiàn)器件失效后,并不容易直 接找到真正引起失效的原因或機(jī)理。除了封裝模塊的開裂之外,其它失效都發(fā)生 在模塊之內(nèi)。所以,要了解器件失效的真正原因,必須有相應(yīng)的分析手段。目前,對(duì)封裝進(jìn)行失效分析主要有兩種手段,一種是實(shí)驗(yàn)分析方法,即利用 各種專用設(shè)備和檢測(cè)方法對(duì)失效封裝實(shí)物進(jìn)行檢測(cè)與分析;另一種則利用有限元10第一章緒論方法,對(duì)封裝在各種使用條件下進(jìn)行數(shù)值模擬,找出可能導(dǎo)致封裝失效的因素。 二者各具優(yōu)勢(shì),互為補(bǔ)充。進(jìn)行

44、失效分析的實(shí)驗(yàn)方法一般可分為無(wú)損檢測(cè)和開封檢測(cè)二種。無(wú)損檢測(cè)就 是借助于光、電、聲等方法,在不破壞器件結(jié)構(gòu)的條件下,尋找器件失效的原因。 開封檢測(cè)則是首先打開器件的封裝部分,再借助儀器設(shè)備對(duì)失效原因進(jìn)行檢測(cè)。 常用的非破壞性分析設(shè)備有:X射線顯微術(shù)、C模式掃描超聲顯微鏡(C SAM、光學(xué)顯微鏡和掃描電子顯微鏡(SEM。一些高分子表征手段使用也十分 廣泛,如DSC、TMA、TGA、DMA及流變分析等,這些設(shè)備可以幫助了解和掌 握高分子材料的熱性能、機(jī)械(力學(xué)性能和流變性能,對(duì)于工藝條件的改進(jìn)是 很有幫助的。但當(dāng)封裝內(nèi)部缺陷尺度小于l微米時(shí),就達(dá)到了這些技術(shù)的分辨率極限。在 許多情況下,需要打開包

45、封體以檢測(cè)封裝內(nèi)部的缺陷。開封方法包括化學(xué)(硫酸 腐蝕、機(jī)械和等離子體刻蝕等。另一種常見的分析方法是剖面分析方法,即將封裝模塊進(jìn)行切割,觀察其截 面情況。選擇合理的切割位置和剖面制備的方法,采用帶鋸、輪鋸等金剛石工具 進(jìn)行切割,然后用研磨、拋光等方法,對(duì)截面進(jìn)行進(jìn)一步的加工,以使表面更易 觀察。制備完成的樣品可以在光學(xué)顯微鏡、電子顯微鏡等下面進(jìn)行進(jìn)一步的觀察 和分析,以獲取更多的信息。但是,剖面制備過(guò)程中,也可能破壞原有的器件結(jié) 構(gòu),使某些失效信息丟失,因此,在進(jìn)行剖面分析之前,要進(jìn)行全面的考慮,擬 定完整的分析方案。隨著有限元仿真技術(shù)的發(fā)展,通過(guò)有限元法能夠?qū)Ψ庋b可靠性中的許多復(fù)雜 的物理問(wèn)

46、題進(jìn)行仿真分析,不僅能夠達(dá)到相當(dāng)?shù)木炔⑶夷苡行У毓?jié)約實(shí)驗(yàn)時(shí)間。 目前已經(jīng)成為封裝設(shè)計(jì)與失效分析的關(guān)鍵技術(shù)。本文正是基于有限元仿真方法對(duì) 疊層CSP/BGA封裝從封裝的溫度場(chǎng)分布、焊點(diǎn)的熱循環(huán)模擬和機(jī)械振動(dòng)的影響等 幾方面進(jìn)行可靠性分析。1.5電子封裝SnPb焊點(diǎn)可靠-生SnPb釬料以其較低的熔點(diǎn)和對(duì)Cu、Au、Ni、Ag等金屬(或合金的良好潤(rùn) 濕性,在電子封裝(及組裝技術(shù)中廣泛應(yīng)用于封裝組件之間的電連接和機(jī)械連 接。由于電子設(shè)備在實(shí)際服役過(guò)程中,電路周期性的通斷和環(huán)境溫度的周期性變 化,使焊點(diǎn)經(jīng)受溫度循環(huán)過(guò)程。并且因?yàn)榉庋b材料間熱膨脹系數(shù)的不一致,使焊電子科技大學(xué)碩士學(xué)位論文點(diǎn)在高溫/低溫下

47、經(jīng)受循環(huán)往復(fù)的應(yīng)力作用,引起焊點(diǎn)裂紋的萌生和擴(kuò)展,最終導(dǎo) 致焊點(diǎn)失效。另外機(jī)械振動(dòng)對(duì)焊點(diǎn)造成的破壞也不可忽視。研究表明,SnPb焊點(diǎn) 失效已經(jīng)成為電子封裝及組裝失效的主要原因。隨著半導(dǎo)體器件集成度的大幅度 提高,焊點(diǎn)的數(shù)目越來(lái)越多,尺寸越來(lái)越小,而一個(gè)焊點(diǎn)的失效就有可能造成器 件整體的失效。因此,對(duì)焊點(diǎn)可靠性的研究顯得非常迫切和必要。焊點(diǎn)可靠性研究的目的有兩個(gè):首先要研究在焊接及焊點(diǎn)服役過(guò)程中,哪些 因素會(huì)影響焊點(diǎn)的可靠性,從而給焊接工藝和焊點(diǎn)的設(shè)計(jì)提供依據(jù);其次是研究 焊點(diǎn)在服役過(guò)程中的變化規(guī)律,從而找到焊點(diǎn)壽命的疲勞預(yù)測(cè)方法【7】。目前,國(guó)內(nèi) 外關(guān)于電子封裝SnPb焊點(diǎn)可靠性研究主要集中在

48、以下方面【8】【50】:(1研究和發(fā)展預(yù)測(cè)電子封裝SnPb焊點(diǎn)熱循環(huán)可靠性的基礎(chǔ)理論和測(cè)試技術(shù)。 包括焊點(diǎn)在熱循環(huán)下壽命預(yù)測(cè)方法【32。81、在熱循環(huán)下的失效機(jī)制【9】以及焊點(diǎn)可靠性 的加速實(shí)驗(yàn)方法等。(2SnPb釬料合金的研究。包括研制和開發(fā)高可靠性SnPb釬料合金,改進(jìn)SnPb 釬料的力學(xué)本構(gòu)方程等。目前,通過(guò)往SnPb釬料中添加合金元素(如Cu、Ag、 In等或稀土使材料改性,研究開發(fā)出了多種新的SnPb釬料合金,在一定程度上 提高了焊點(diǎn)在熱循環(huán)下的可靠性。(3SnPb焊點(diǎn)應(yīng)力應(yīng)變分析。在熱循環(huán)過(guò)程中,周期性的應(yīng)力應(yīng)變導(dǎo)致了焊點(diǎn) 的失效,而分析SnPb焊點(diǎn)的應(yīng)力應(yīng)變?yōu)楹侠淼剡M(jìn)行焊點(diǎn)壽命提

49、供了依據(jù)。但由于 焊點(diǎn)體積很小,而且材料的非線性性質(zhì)使其應(yīng)力應(yīng)變非常復(fù)雜,因此實(shí)驗(yàn)測(cè)量比 較困難?，F(xiàn)有的測(cè)試技術(shù)(如應(yīng)變計(jì)、激光全息、光柵云紋等還只能提供平均 的或者表面(斷面的應(yīng)力應(yīng)變測(cè)試結(jié)果。因此SnPb焊點(diǎn)的應(yīng)力應(yīng)變分析主要采 用理論分析方法。特別是有限元方法得到了廣泛應(yīng)用。(4焊點(diǎn)失效分析。實(shí)際焊點(diǎn)失效過(guò)程一般為:塑性變形.>裂紋萌生>裂紋 擴(kuò)展一失效。從焊點(diǎn)經(jīng)受的實(shí)際溫度來(lái)看,焊點(diǎn)發(fā)生了蠕變變形;從器件頻繁開 關(guān)或環(huán)境溫度波動(dòng)來(lái)看,由于焊點(diǎn)熱膨脹系數(shù)不匹配,焊點(diǎn)經(jīng)受了熱循環(huán)沖擊。 因而有學(xué)者分別從疲勞失效和蠕變失效的角度去建立模型,也有人認(rèn)為失效是蠕 變和循環(huán)的共同作用。

50、文獻(xiàn)【lO】綜合以上看法,建立了循環(huán).蠕變交互作用模型:焊點(diǎn)的熱循環(huán)中主要存在循環(huán)損傷和蠕變損傷(包括應(yīng)力松弛。在一定的條件下, 兩種損傷交互作用,蠕變會(huì)加速循環(huán)裂紋的形成和擴(kuò)展,而循環(huán)開裂造成的損傷 又促進(jìn)了蠕變的進(jìn)展,這種交互作用會(huì)加劇損傷,使循環(huán)壽命大大減少。1.6論文主要研究?jī)?nèi)容與目的12第一章緒論在實(shí)際應(yīng)用中,球柵陣列形式封裝的可靠性很大程度上取決于焊點(diǎn)的可靠性, 包括對(duì)抗機(jī)械振動(dòng)和熱沖擊的能力。前人以實(shí)驗(yàn)和數(shù)值模擬等手段對(duì)各類BGA封 裝的熱、機(jī)械可靠性已經(jīng)有了很多研究,而專門針對(duì)三維疊層CSP/BGA封裝的可 靠性研究方面的文獻(xiàn)則相對(duì)較少【1114】【2l】【45】。本文從三個(gè)方

51、面來(lái)對(duì)疊層CSP/BGA 封裝的可靠性進(jìn)行了相關(guān)研究。(1熱分析與熱力學(xué)分析本文擬以一款基于引線鍵合工藝的典型三維疊層CSP/BGA封裝(裸芯片疊裝 芯片為研究對(duì)象,首先利用有限元方法對(duì)芯片工作進(jìn)行了熱學(xué)和熱力學(xué)模擬,分 析封裝的溫度場(chǎng)分布規(guī)律,包括穩(wěn)態(tài)溫度場(chǎng)和瞬態(tài)溫度場(chǎng),隨后利用Zahn提出的 改進(jìn)的熱阻計(jì)算方法對(duì)該封裝的穩(wěn)態(tài)熱阻進(jìn)行了計(jì)算。分析了穩(wěn)態(tài)溫度場(chǎng)下封裝 各部分的熱應(yīng)力分布。最后提出一些改進(jìn)封裝散熱性能的方案。(2焊點(diǎn)在加速熱循環(huán)載荷下的非彈性行為分析對(duì)焊點(diǎn)采用統(tǒng)一型粘塑性的Anand本構(gòu)方程描述其力學(xué)行為,利用有限元軟 分析軟件模擬焊點(diǎn)在加速熱循環(huán)條件下焊點(diǎn)內(nèi)部的應(yīng)力應(yīng)變分布規(guī)律

52、,并采用 Darveaux提出的疲勞預(yù)測(cè)模型對(duì)不同的疊層封裝形式對(duì)焊點(diǎn)疲勞壽命的影響進(jìn)行 了研究。(3實(shí)裝于PCB上的CSP/BGA封裝的振動(dòng)可靠性分析以實(shí)裝于PCB板上的CSP/BGA封裝為研究對(duì)象,分析其動(dòng)力學(xué)特征,包括 固有頻率等模態(tài)參數(shù)。采用基于局部應(yīng)力的高周疲勞壽命預(yù)測(cè)公式對(duì)振動(dòng)沖擊下 焊點(diǎn)的疲勞壽命進(jìn)行預(yù)測(cè)。研究的目的在于通過(guò)對(duì)封裝的熱學(xué)特性、焊點(diǎn)熱循環(huán)加載模擬以及振動(dòng)模態(tài) 分析,研究影響疊層CSP/BGA封裝可靠性的相關(guān)因素,為合理地進(jìn)行三維疊層 CSP/BGA封裝設(shè)計(jì)和可靠性驗(yàn)證提供依據(jù)。13電子科技大學(xué)碩士學(xué)位論文2.1有限單元法第二章相關(guān)理論基礎(chǔ)與研究方法有限元方法是一種求

53、解數(shù)理方程的數(shù)值計(jì)算方法。在工程技術(shù)領(lǐng)域的實(shí)際問(wèn) 題中,常由于幾何形狀、材料特性以及外部載荷的復(fù)雜性,很難求得解析解。因 此必須依靠有效的近似算法來(lái)進(jìn)行求解。有限元法就是其中的一種。有限元法作為求解固體力學(xué)問(wèn)題的方法提出,最早于1943年,Courant在他 的論文中第一次嘗試應(yīng)用定義在三角形區(qū)域上的分片連續(xù)函數(shù)和最小勢(shì)能原理來(lái) 求解圣.維南(St.Venant扭轉(zhuǎn)問(wèn)題。Turner和Clough等人在1956年分析飛機(jī)結(jié) 構(gòu)時(shí)則將有限元法首次成功用于彈性力學(xué)平面問(wèn)題,他們的研究為利用計(jì)算機(jī)求 解復(fù)雜平面問(wèn)題開創(chuàng)了新的局面,與此同時(shí),中國(guó)科學(xué)院的馮康教授也獨(dú)立地提 出了類似的方法。而“有限單元

54、法"這一名稱,是在1960年Clough在一篇題為“平面應(yīng)力分 析的有限單元法”中首次正是提出的。從此以后,有限元法在工程屆得到了廣泛 的應(yīng)用。到了20世紀(jì)70年代,隨著計(jì)算機(jī)技術(shù)的快速發(fā)展,有限元法的研究進(jìn) 入了鼎盛時(shí)期,工程人員開始對(duì)有限元法進(jìn)行了全面深入的研究。涉及的內(nèi)容有:有限元法在數(shù)學(xué)和力學(xué)領(lǐng)域所依據(jù)的理論;單元的劃分原則,形函數(shù)的選取及協(xié) 調(diào)性;有限元法所涉及的各種數(shù)值計(jì)算方法及其誤差、收斂性與穩(wěn)定性;計(jì)算機(jī) 程序設(shè)計(jì)技術(shù);向其他領(lǐng)域的推廣【15.16】。有限元方法的基礎(chǔ)是變分原理和加權(quán)余量法,其基本求解思想是把計(jì)算域劃 分為有限多個(gè)互不重疊的單元,在每個(gè)單元內(nèi),選擇一些

55、合適的節(jié)點(diǎn)作為求解函 數(shù)的插值點(diǎn),將微分方程中的變量改寫成由各變量或其導(dǎo)數(shù)的節(jié)點(diǎn)值與所選用的 插值函數(shù)組成的線性表達(dá)式,借助于變分原理或加權(quán)余量法,將微分方程離散求 解。采用不同的權(quán)函數(shù)和插值函數(shù)形式,便構(gòu)成不同的有限元方法。有限元方法的基本思路和解題步驟可歸納為:(1建立積分方程:根據(jù)變分原理或方程余量與權(quán)函數(shù)正交化原理,建立與微 分方程初邊值問(wèn)題等價(jià)的積分表達(dá)式,這是有限元法的出發(fā)點(diǎn)。(2區(qū)域單元剖分:根據(jù)求解區(qū)域的形狀及實(shí)際問(wèn)題的物理特點(diǎn),將區(qū)域剖分 為若干相互連接、不重疊的單元。14第二章相關(guān)理論基礎(chǔ)與研究方法(3確定單元形函數(shù):根據(jù)單元中節(jié)點(diǎn)數(shù)目及對(duì)近似解精度的要求,選擇滿足 一定插

56、值條件的插值函數(shù)作為單元形函數(shù)。有限元方法中的形函數(shù)是在單元中選 取的,由于各單元具有規(guī)則的幾何形狀,在選取形函數(shù)時(shí)可遵循一定的法則。 (4單元分析:將各個(gè)單元中的求解函數(shù)用單元形函數(shù)的線性組合表達(dá)式進(jìn)行 逼近;再將近似函數(shù)代入積分方程,并對(duì)單元區(qū)域進(jìn)行積分,可獲得含有待定系 數(shù)(即單元中各節(jié)點(diǎn)的參數(shù)值的代數(shù)方程組,稱為單元有限元方程。(5總體合成:在得出單元有限元方程之后,將區(qū)域中所有單元有限元方程按 一定法則進(jìn)行累加,形成總體有限元方程。(6邊界條件的處理:一般邊界條件有三種形式,分為本質(zhì)邊晃條件(狄里克 雷邊界條件、自然邊界條件(黎曼邊界條件、混合邊界條件(柯西邊界條件。 對(duì)于自然邊界條

57、件,一般在積分表達(dá)式中可自動(dòng)得到滿足。對(duì)于本質(zhì)邊界條件和 混合邊界條件,需按一定法則對(duì)總體有限元方程進(jìn)行修正滿足。(7解有限元方程:根據(jù)邊界條件修正的總體有限元方程組,是含所有待定未 知量的封閉方程組,采用適當(dāng)?shù)臄?shù)值計(jì)算方法求解,可求得各節(jié)點(diǎn)的函數(shù)值。2.2求解溫度場(chǎng)的有限元方法在直角坐標(biāo)下三維熱傳導(dǎo)控制方程為【15】:將其規(guī)格化為:pc百aT一曇(t篆一號(hào)(b萬(wàn)aT一瓦aa比T=加 (2-1 曇ck,at+號(hào)(磚萬(wàn)c3T+-量Ck,at%=。 (2-2 邊界條件:吒瓦c3T k。&一釷(乏一墨=o (對(duì)流邊界疋屯鼉k。耳一占fo'CT,4一墨=o (輻射邊界條件母吒iaT k。島一杈(M,f=o (傳導(dǎo)邊界是15電子科技大學(xué)碩士學(xué)位論文T(M,tMES。=rp(M,t (給定的溫度邊界墨初始條件:T(x,Y,z,0=ro(x,Y,z (初始條件當(dāng)求解穩(wěn)態(tài)溫度場(chǎng)時(shí),%=pQ;當(dāng)求解瞬態(tài)溫度場(chǎng)時(shí)qB=PQpc百OT。 其中,p為密度,C為比熱,f代表時(shí)間,t,尼,屯代表沿x,Y,z方向的導(dǎo)熱系數(shù), Q=Q(x,Y,z,t代表物體內(nèi)熱源,h為對(duì)流系數(shù),占為物體表面黑度,廠為形狀因 子,仃為斯蒂藩一波爾茲曼常數(shù)。數(shù)學(xué)上已經(jīng)證明,上述邊值問(wèn)題的泛函為:n=工吉屯c瓦aT2+磚c等,2+也c罷,2>dy 一姬z一圭z2腳一L占