集成電路工藝微電子110230號朱星盈

1、 集成電路課程設(shè)計報告 微電子1102 30號 朱星盈CMOS集成電路制造工藝的主要流程：通過查閱資料文獻(xiàn)可以發(fā)現(xiàn)經(jīng)過了時代的發(fā)展CMOS的制造工藝也在發(fā)生細(xì)微變化，而現(xiàn)代CMOS工藝基本流程在一些細(xì)節(jié)方面使集成電路的性能得到很好的提升，其基本工藝流程可分為如下步驟：前段（Front End）制造過程:1.晶圓處理制程（Wafer Fabrication；簡稱 Wafer Fab）2.晶圓針測制程（Wafer Probe）；后段（Back End）： 1.構(gòu)裝（Packaging）、2.測試制程（Initial Test and Final Test）一硅片的選?。阂话悴捎幂p參雜的p型Si襯底

2、，晶向<100>，=3050.cm。 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分解過程，制成棒狀或粒狀的多晶硅。一般晶圓制造廠，將多晶硅融解 后，再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長，重76.6公斤的 8寸硅晶棒，約需 2天半時間長成。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料晶圓片二. 初始氧化1.SiO2 層厚度250 ASiO2作用：a.雜質(zhì)擴(kuò)散掩蔽膜 b.器件表面保護(hù)或鈍化膜 c. MOS電容的介質(zhì)材料 d. MOSFET的絕緣柵材料 e.電路隔離介質(zhì)或絕緣介質(zhì)SiO2制備： 實(shí)

3、際生產(chǎn)干氧-濕氧-干氧工藝。好處：既保證了SiO2的質(zhì)量，又提高了氧化速度。2.氧化后淀積Si3N4，Si3N4厚度1400 A。目的:選擇性氧化的掩蔽膜。LPCVD Si3N4薄膜工藝：反應(yīng)劑： SiH2Cl2 + NH3 Si3N4+H2+HCl 溫度：700-900 ； 速率：與總壓力（或pSiH2Cl2)成正比； 特點(diǎn)：密度高；不易被稀HF腐蝕；化學(xué)配比好；保形覆蓋； 缺點(diǎn)：應(yīng)力大；三. 光刻場區(qū)光刻，刻掉場區(qū)的Si3N4，不去膠,阻擋離子注入。四. 場區(qū)注硼250 A的SiO2防止隧道效應(yīng)注硼是為了提高場區(qū)的表面濃度，以提高場開啟優(yōu)點(diǎn)：工藝簡單 問題：隔離區(qū)較寬，使IC的有效面積減少

4、，不利于提高集成度 隔離擴(kuò)散引入了大的集電區(qū)-襯底和集電區(qū)-基區(qū)電容，不利于IC速度的提高。 五. 場區(qū)氧化，8500 A氧化層是熱生長形成的，此時硼將繼續(xù)推進(jìn)，Si3N4阻擋氧化。由于Si:SiO2=0.44:1（體積比），這種做法可以降低臺階高度，稱為準(zhǔn)等平面工藝優(yōu)點(diǎn)：1.可以減小表面的臺階高度；2.一次光刻完成的。 缺點(diǎn)：1、鳥嘴侵蝕有源區(qū)；2、不利于后序工藝中的平坦化；3、雜質(zhì)重新分布。六. 去掉有源區(qū)的Si3N4和SiO2Si3N4：用磷酸腐蝕 SiO2：用標(biāo)準(zhǔn)的光刻腐蝕液七. 預(yù)柵氧SiO2 層厚度250 A，為離子注入作準(zhǔn)備。八. 調(diào)整閾電壓注入（注硼）目的：改變有源區(qū)表面的摻雜

5、濃度，獲得要求的閾電壓九. 去掉預(yù)柵氧十. 柵氧化SiO2 層厚度250 A這一步需要單獨(dú)做，必須生長高質(zhì)量的氧化層十一. 淀積多晶硅，Poly-Si，3800 A。擴(kuò)磷，使多晶硅成為n+型（n+-Poly-Si）12. 光刻13. 刻多晶硅，不去膠十三. 離子注入源漏區(qū)注砷（As）,熱退火選擇As作源漏區(qū)，是因?yàn)橥粶囟认?，As的擴(kuò)散系數(shù)比磷小，橫向擴(kuò)散距離小。到這一步，MOSFET已經(jīng)形成，只是未引出電極十四. 去膠，低溫淀積SiO2十五. 光刻刻引線孔十六. 蒸鋁17. 光刻刻電極而現(xiàn)代CMOS工藝中更精準(zhǔn)的某些淀積，拋光等描述如下：Ti淀積厚度2040nm運(yùn)用濺射工藝使Ti淀積在整個晶

6、圓表面并且除去表面氧化物T。TiSi2形成使用RTP工藝在N2氣氛，800條件下，在Ti和Si接觸的區(qū)域，形成TiSi2而其他區(qū)域的Ti沒有變化稱為自對準(zhǔn)硅化物工藝(Salicide)Ti刻蝕使用NH4OH+H2O2濕法刻蝕，未參加反應(yīng)的Ti被刻蝕TiSi2保留下來，形成Si和金屬之間的歐姆接觸。BPSG淀積硼磷硅玻璃(BPSG)淀積CVD，厚度約1um通入SiO2并摻雜少量硼和磷，可以改善薄膜的流動性和禁錮污染物的性能使這一層絕緣隔離器件和第一層金屬BPSG拋光：硼磷硅玻璃(BPSG)拋光，CMP在BPSG層上獲得一個光滑的表面。鎢拋光CMP除去表面的鎢和TiN使留下鎢塞填充接觸孔。其中以N

7、 阱硅柵 CMOS 集成電路制造工藝的主要流程其光刻可簡述如下：（1）生長一層 SiO2 （2）在 SiO2 上涂光刻膠(光刻膠可以分為兩種一種正膠，一種負(fù)膠，正膠在顯影時可以溶解掉，而負(fù)膠正好相反)，光刻 N 阱摻雜窗口（第一次光刻） 。 （3）用 HF 刻蝕窗口處的 SiO2，去膠。 （4）在窗口處注入 N 型雜質(zhì)。 （5）形成 N 阱，去除硅片上的 SiO2。 （6）生長一層 SiO2，再生長一層 Si3N4。光刻場區(qū)（第二次光刻） ，刻蝕場區(qū)的 Si3N4，去膠。由 于 Si3N4 和 Si 之間的應(yīng)力較大，而 SiO2 與 Si 和 Si3N4 之間的應(yīng)力較小，所以用 SiO2 作為

8、過渡 層。 （7）生長場區(qū) SiO2（場氧） 。CMOS 工藝之所以不象 NMOS 工藝那樣直接生長場氧，一是因?yàn)?CMOS 工藝比 NMOS 工藝出現(xiàn)得晚，更先進(jìn)；二是因?yàn)樯L場氧時間很長，會消耗很多硅，這 樣會使有源區(qū)邊緣產(chǎn)生很高的臺階，給以后臺階覆蓋帶來困難，臺階太高會產(chǎn)生覆蓋死角。 （8）去除 Si3N4 和有源區(qū)處的 SiO2。 （9）重新生長一層薄薄的 SiO2（柵氧） 。 （10）生長一層多晶硅。 （11）光刻多晶硅柵極（第三次光刻） 。 （12）刻蝕柵極以外的多晶硅，去膠。 （13）光刻 P+離子注入窗口（第四次光刻） ，刻蝕窗口處的 SiO2，去膠。在窗口處注入 P 型雜質(zhì)，

9、 形成 PMOS 的源漏區(qū)和襯底歐姆接觸。生長 SiO2。 （14）光刻 N+離子注入窗口（第五次光刻） ，刻蝕窗口處的 SiO2，去膠。在窗口處注入 N 型雜質(zhì)， 形成 NMOS 的源漏區(qū)和阱歐姆接觸。 （15）生長一層 SiO2。 （16）光刻接觸孔（第六次光刻） ，刻蝕接觸孔處的 SiO2，去膠。 （17）生長一層金屬，光刻金屬引線（第七次光刻） 。 （18）刻蝕引線外的金屬，去膠。 （19）淀積鈍化層。其工藝流程圖如下：其中所需要的掩膜版有：N阱(nwell)掩膜版，有源區(qū)(active)掩膜版，多晶硅(polycrystalline silicon)掩膜版，P+離子注入(Pplus)

10、掩膜版，N+離子注入(Nplus)掩膜版，接觸孔(contect window)掩膜版，AL(金屬)掩膜版，壓焊孔掩膜版（pad）N阱掩膜版的作用是在所形成的氧化層上利用光刻技術(shù)形成N阱 有源區(qū)掩膜版的作用是使器件形成有源區(qū)多晶硅掩膜版的作用是形成多晶硅的沉淀作為器件的polyP+離子注入掩膜版的作用使器件內(nèi)部溝道等處注入P+離子（ 硅柵自對準(zhǔn)）改善有源區(qū)接觸孔特性N+離子注入掩膜版的作用將N+離子注入到阱中（ 硅柵自對準(zhǔn)）改善有源區(qū)接觸孔特性接觸孔掩膜版的作用是使器件形成接觸孔回流AL掩膜版的作用是形成金屬層壓焊孔掩膜版的作用是形成PAD。其中局部氧化的作用1. 提高場區(qū)閾值電壓2. 減緩表面臺階3. 減小表面漏電流 硅柵自對準(zhǔn)的作用是在硅柵形成后，利用硅柵的遮蔽作用來形成MOS管的溝道區(qū)，使MOS管的溝道尺寸更精確，寄生電容更小。MOS管襯底電極的引出NMOS管和PMOS管的襯底電極都從