數(shù)字電路與邏輯設計模擬題

1、中國地質(zhì)大學（北京）繼續(xù)教育學院 2015年05課程考試數(shù)字電路與邏輯設計模擬題（補） 一. 選擇題（從四個被選答案中選出一個或多個正確答案，并將代號寫在題中的括號內(nèi)）1EEPROM是指（ D ）A. 隨機讀寫存儲器 B. 一次編程的只讀存儲器C. 可擦可編程只讀存儲器 D. 電可擦可編程只讀存儲器2下列信號中，（ B C ）是數(shù)字信號。A交流電壓 B.開關(guān)狀態(tài) C.交通燈狀態(tài) D.無線電載波 3下列中規(guī)模通用集成電路中，（ B D ）屬于時序邏輯電路.A.多路選擇器74153 B.計數(shù)器74193 C.并行加法器74283 D.寄存器741944小數(shù)“0”的反碼形式有（ A D ）。A000

2、 B100 C011 D111 5電平異步時序邏輯電路不允許兩個或兩個以上輸入信號（C ）。A同時為0 B. 同時為1 C. 同時改變 D. 同時作用6由n個變量構(gòu)成的最大項，有（ D ）種取值組合使其值為1。A. n B. 2n C. D. 7邏輯函數(shù)可表示為（ B C D ）。A. B. C. D. 8用卡諾圖化簡包含無關(guān)條件的邏輯函數(shù)時，對無關(guān)最小項（ D ）。A不應考慮 B.令函數(shù)值為1 C令函數(shù)值為0 D根據(jù)化簡的需要令函數(shù)值為0或者1 9下列邏輯門中，（ D ）可以實現(xiàn)三種基本運算。A. 與門 B. 或門 C. 非門 D. 與非門10設兩輸入或非門的輸入為x和y，輸出為z ，當z為

3、低電平時，有（ A B C ）。Ax和y同為高電平 B x為高電平，y為低電平Cx為低電平，y為高電平 D x和y同為低電平11下列電路中，（ A D ）是數(shù)字電路。A邏輯門電路 B. 集成運算放大器 CRC振蕩電路 D. 觸發(fā)器12在下列觸發(fā)器中，輸入沒有約束條件的是（ C D ）。A.時鐘R-S觸發(fā)器 B.基本R-S觸發(fā)器 C.主從J-K觸發(fā)器 D.維持阻塞D觸發(fā)器13標準與-或表達式是由（ B ）構(gòu)成的邏輯表達式。 A與項相或 B. 最小項相或 C. 最大項相與 D.或項相與14設計一個模10計數(shù)器需要（ B ）個觸發(fā)器。A 3 B. 4 C6 D1015表示任意兩位無符號十進制數(shù)至少需

4、要（ B ）二進制數(shù)。A6 B7 C8 D9 164線-16線譯碼器有（ D ）輸出信號。 A 1 B. 4 C8 D16二. 填空題1八進制數(shù)15.5對應的二進制數(shù)為 1101101 ，十進制數(shù)為 13625 。2根據(jù)邏輯電路是否具有記憶功能，可以將其分為 組合邏輯電路 和 時序邏輯電路 兩種類型。3邏輯函數(shù)表達式的標準形式有 標準與或表達式 和 標準或與表達式 兩種形式。4十進制數(shù)64的8421碼為 01100100 ，二進制數(shù)為 1000000 。5邏輯函數(shù)F=AB的“與-或”表達式為 ，“或-與”表達式為 。6描述一個電平異步時序邏輯電路的最簡流程表中有5個二次狀態(tài)，進行狀態(tài)編碼時需要

5、 3 位二進制代碼，電路中應有 3 條反饋回路。7具有4個輸入端的譯碼器有 16 個輸出端，在工作狀態(tài)下對應輸入端的任何一種取值，有 1 個輸出為有效信號。8n個邏輯變量可以構(gòu)成 2n 個最小項。每個最小項有 1 種變量取值使其值為1。9根據(jù)反演規(guī)則和對偶規(guī)則可寫出邏輯函數(shù)的反函數(shù) = ，對偶函數(shù)= 。10時鐘控制RS觸發(fā)器的次態(tài)方程是 約束方程是 。 11T觸發(fā)器的次態(tài)方程是 ，要使它在時鐘脈沖作用下狀態(tài)不變，輸入端T應該接邏輯值 0 。12具有3個選擇輸入端的數(shù)據(jù)選擇器能對 8 個輸入數(shù)據(jù)進行選擇，對應選擇輸入端的任何一種取值，可選中 1 個輸入數(shù)據(jù)。13二進制數(shù)1111101對應的十進制

6、數(shù)為 125 ，余3碼為 010001011000 。14描述一個模8同步計數(shù)器功能需要 8 個狀態(tài)，相應電路需要 3 個觸發(fā)器。 15用PROM實現(xiàn)邏輯函數(shù)時，應將邏輯函數(shù)表示成 標準“與一或” 表達式，用PLA實現(xiàn)邏輯函數(shù)時，應將邏輯函數(shù)表示成 最簡“與一或” 表達式。16十進制數(shù)16.5對應的二進制數(shù)為 10000.1 ，十六進制數(shù)為 10.8 。三判斷題（判斷各題正誤，正確的在括號內(nèi)記“”；錯誤的在括號內(nèi)記“×”）1原碼和補碼均可實現(xiàn)將減法運算轉(zhuǎn)化為加法運算。 （ × ）2邏輯函數(shù)，則。 （ ）3電平異步時序邏輯電路反饋回路之間的競爭可能導致錯誤的狀態(tài)轉(zhuǎn)移。 （ ）

7、4A/D轉(zhuǎn)換器的功能是將數(shù)字量轉(zhuǎn)換成模擬量。 （ × ）5同步時序電路中作為存儲元件的觸發(fā)器必須是帶時鐘控制端的觸發(fā)器。 （ ）6脈沖異步時序邏輯電路不允許兩個或兩個以上的輸入端同時出現(xiàn)脈沖。 （ ）7若邏輯函數(shù)，則有。 （ ）8由或非門構(gòu)成的基本RS觸發(fā)器輸入端RS為10時，次態(tài)為1。 （ × ）9最大等效類是指包含狀態(tài)數(shù)目最多的等效類。 （ × ）10用三個觸發(fā)器作為存儲元件可構(gòu)建一個同步模10計數(shù)器。 （ × ）11將十進制數(shù)轉(zhuǎn)換成二進制數(shù)一般采用按權(quán)展開求和的方法。 （ × ）12基本RS觸發(fā)器可以作為同步時序邏輯電路的存儲元件。 （

8、× ）四分析題1分析圖1所示組合邏輯電路。（1）寫出輸出函數(shù)的與-或表達式；（2）假定輸入變量ABCD不允許出現(xiàn)10101111，填寫表1所示真值表；（3）說明該電路功能。 圖1表1ABCDWXYZABCDWXYZ0000000100100011010001010110011110001001參考答案1：分析圖1所示組合邏輯電路。 (1)（2）假定輸入變量ABCD不允許出現(xiàn)10101111，填寫表1所示真值表； 表1ABCDWXYZABCDWXYZ000000010010001101000011010001010110011101010110011110001001100010011

9、01010111100（3）電路功能:8421碼余3碼的轉(zhuǎn)換。2.分析圖2所示同步時序邏輯電路。 （1）寫出輸出函數(shù)和激勵函數(shù)表達式； （2）填寫表2所示狀態(tài)表；（3）作出狀態(tài)圖；（4）說明該電路功能。圖2表2現(xiàn)態(tài)次態(tài)/輸出Zx = 0x=100011011參考答案2：分析圖2所示同步時序邏輯電路。 （1）寫出輸出函數(shù)和激勵函數(shù)表達式； （2） 狀態(tài)表； 現(xiàn)態(tài)y2 y1次態(tài) y2( n+1)y1(n+1)/輸出Zx=0x=10001101101/010/011/000/111/100/001/010/0 表2 （3）作出狀態(tài)圖； （4）說明該電路功能。模4可逆計數(shù)器。 3分析圖3所示陣列邏輯圖

10、。（1）寫出輸出函數(shù)的表達式； （2）填寫表1所示真值表； （3）說明該電路功能。表1ABCD000001010011100101110111圖3 1分析圖3所示陣列邏輯圖。（1）；（2）填寫表1所示真值表； 表1ABC0000010100111001011101110 01 11 10 11 00 00 01 1（3）說明該電路功能。 實現(xiàn)全減器功能。4.分析圖4所示由四路數(shù)據(jù)選擇器構(gòu)成的電路。 （1）寫出輸出函數(shù)表達式； （2）填寫表2所示真值表；（3）說明該電路功能。圖4表2ABCDABCD0000000100100011010001010110011110001001101010111

11、100110111101111參考答案4：分析圖4所示由四路數(shù)據(jù)選擇器構(gòu)成的電路。 （1）寫出輸出函數(shù)表達式； （2）填寫表2所示真值表； 表2ABCDABCD00000001001000110100010101100111000000010011001001100111010101001000100110101011110011011110111111001101111111101010101110011000（3）說明該電路功能。 實現(xiàn)4位二進制數(shù)到格雷碼的轉(zhuǎn)換。5某電平異步時序電路的流程表如表3所示，其中x1和x2 為電路輸入端 。分析流程表，并回答如下問題：（1） 有2條反饋回路（2）

12、 相應電路中存在競爭，當電路處在穩(wěn)定總態(tài)（11，01），輸入由1110時會發(fā)生臨界競爭，當電路處在穩(wěn)定總態(tài)（11，11），輸入由1101時或者當電路處在穩(wěn)定總態(tài)（00，11），輸入由0001時會發(fā)生非臨界競爭。五設計題1. 用T觸發(fā)器作為存儲元件，設計一個同步時序邏輯電路，實現(xiàn)表4所示狀態(tài)表的邏輯功能。要求：（1）填寫表5所示激勵函數(shù)和輸出函數(shù)真值表； （2）利用圖5所示卡諾圖，求出激勵函數(shù)和輸出函數(shù)最簡表達式。表 4 現(xiàn) 態(tài)y2 y1次 態(tài) y2(n+1) y1(n+1) /輸出 Zx=0x=10 00 11 11 011/011/000/001/110/101/010/000/1xy2y1T2T1Zxy2y1T2T1Z000001010011100101110111 表5 圖5 參考答案1： 用T觸發(fā)器作為存儲元件，設計一個同步時序邏輯電路。（1）激勵函數(shù)和輸出函數(shù)真值表如表5所示；表5xy2y1T2T1Zxy2y1T2T1Z000001010011