PCBA的基本概念

1、 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION1PCBA KnowledgeTrainingOct-Nov 2008 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION2CPLD CPLD 復(fù)雜可編程邏輯裝置復(fù)雜可編程邏輯裝置（Complex Programmable Logic Device，縮寫：CPLD），CPLD適合用來實現(xiàn)各種運算和組合邏輯（combinationa

2、l logic）。一顆 CPLD 內(nèi)等于包含了數(shù)顆的PAL，各PAL（邏輯區(qū)塊）間的互接連線也可以進(jìn)行程式性的規(guī)劃、燒錄，CPLD運用這種多合一（All-In-One）的整合作法，使其一顆就能實現(xiàn)數(shù)千個邏輯門，甚至數(shù)十萬個邏輯門才能構(gòu)成的電路。 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION3FPGA FPGA Field Programmable Gate Array 現(xiàn)場可編程邏輯門陣列 可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主

3、流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION4CPLD和和FPGA的比較的比較 CPLD邏輯門的密度在幾千到幾萬個邏輯單元之間，而FPGA通常是在幾萬到幾百萬。 CPLD可以預(yù)計的延遲時間， 布線能力占優(yōu) FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。 2006 JDSU. All rights reserve

4、d. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION5EEPROM EEPROM, 或稱 E2PROM, 全稱“電可擦除可編程唯讀記憶電可擦除可編程唯讀記憶體體 (Electrically-Erasable Programmable Read-Only Memory)”。相比 EPROM，EEPROM 不需要用紫外線照射，也不需取下，就可以用特定的電壓, 來擦除芯片上的信息, 以便寫入新的數(shù)據(jù)。 EEPROM 有四種工作模式: 讀取模式、寫入模式、擦除模式、校驗?zāi)Ｊ?。讀取時，芯片只需要 Vcc 低電壓（一般+5V）供電。編程寫入時，芯片通過 Vp

5、p（一般+25V）獲得編程電壓，并通過 PGM 編程脈沖（一般50ms）寫入數(shù)據(jù)。擦除時，只需使用 Vpp 高電壓，不需要紫外線，便可以擦除指定地址的內(nèi)容。為保證編程寫入正確，在每寫入一塊數(shù)據(jù)后，都需要進(jìn)行類似于讀取的校驗步驟，若錯誤就重新寫入。 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION6IC IC系統(tǒng)是在1980年代所建立的一種簡單的內(nèi)部總線系統(tǒng)，當(dāng)時主要的用途在于控制由飛利浦所生產(chǎn)的芯片。 常見的IC總線依傳輸速率的不同而有不同的模式：標(biāo)準(zhǔn)模式（100 Kbit/s）、低速

6、模式（10 Kbit/s），但時脈頻率可被允許下降至零，這代表可以暫停通訊。 1998年釋出了2.0版，新增了傳輸速率為3.4Mbit/s的高速模式并為了節(jié)省能源而減少了電壓及電流的需求 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION7IC Two bidirectional open-drain lines Serial Data (SDA) Serial Clock (SCL) 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL &

7、amp; PROPRIETARY INFORMATION8SPI 序列周邊接口序列周邊接口（Serial Peripheral Interface Bus，SPI），類似I2C，是一種4線同步序列資料協(xié)定，適用于可攜式裝置平臺系統(tǒng)，但使用率較I2S少。序列周邊接口一般是4線，有時亦可為3線，有別于I2C的2線， 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION9SPISPI總線定義四組 logic signals.SCLK Serial Clock （自master輸出） MOSI/S

8、IMO Master Output, Slave Input（自master輸出） MISO/SOMI Master Input, Slave Output（自slave輸出） SS （SEL） Slave Select (active low; 自master輸出) 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION10Ethernet 以太網(wǎng)以太網(wǎng)（Ethernet）是一種計算機(jī)局域網(wǎng)組網(wǎng)技術(shù)。IEEE制定的IEEE 802.3標(biāo)準(zhǔn)給出了以太網(wǎng)的技術(shù)標(biāo)準(zhǔn)。它規(guī)定了包括物理層的連線、電

9、信號和介質(zhì)訪問層協(xié)議的內(nèi)容。以太網(wǎng)是當(dāng)前應(yīng)用最普遍的局域網(wǎng)技術(shù)。它很大程度上取代了其他局域網(wǎng)標(biāo)準(zhǔn)，如令牌環(huán)網(wǎng)（token ring）、FDDI和ARCNET。 帶沖突檢測的載波偵聽多路訪問 (CSMA/CD) 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION11JTAG 邊界掃描邊界掃描 JTAG：Joint Test Action Group，聯(lián)合測試專家工作組，前身是JETAG，后被IEEE承認(rèn)，現(xiàn)在通常泛指-邊界掃描測試技術(shù) BST： Boundary Scan Test，邊界掃

10、描測試JTAG核心技術(shù) IEEE1149.1：IEEE Standard Test Access Port and Boundary-Scan Architecture IEEE1149.1標(biāo)準(zhǔn)全稱:標(biāo)準(zhǔn)測試接口和邊界掃描結(jié)構(gòu) 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION12JTAG 邊界掃描邊界掃描 邊界掃描是一種具有掃描結(jié)構(gòu)的電路，由一組D觸發(fā)器構(gòu)成。通過邊界掃描電路，工程師可直接訪問和控制數(shù)字芯片的輸入輸出引腳。 CPU,PLD,FPGA,DSP,通信/控制接口芯片等，內(nèi)部都具有邊界掃描電路和接口-邊界掃描芯片。 測試系統(tǒng)通過JTAG接口對被測電路進(jìn)行測試。各芯片邊界掃描鏈級聯(lián)成菊花連-構(gòu)成JTAG測試鏈路 2006 JDSU. All rights reserved. JDSU CONFIDENTIAL & PROPRIETARY INFORMATION13JTAGJTAG的接口是一種特殊的4/5個