CPLD與絕對式編碼器在高精度高速伺服單元中的應(yīng)用

1、cpld與絕對式編碼器在高精度高速伺服單元中的應(yīng)用目前國內(nèi)數(shù)控機床中的伺服電機普通都是配套增量式，而增量式編碼器的精度并不太高且輸出的是并行信號，欲提高其精度就必定要增大編碼器的設(shè)計難度和增多并行信號的輸出，這樣就不利于伺服單元與編碼器的長距離通信，而采納肯定式編碼器，除了其精度比增量式編碼器高幾倍以外，其信號的輸入輸出都采納高速串行通信，節(jié)約了通信線路便于長距離的通信，在編碼器的另一端，采納與肯定式編碼器舉行高速串行通信，cpld再把收到的編碼器信息改變?yōu)椴⑿袛?shù)據(jù)傳送給伺服單元中的舉行運算控制，本文將給出cpld與肯定式編碼器高速串行通信的軟硬件設(shè)計計劃。硬件設(shè)計硬件主要由電源、cpld及其

2、外圍和肯定式編碼器接口電路三個模塊組成。電源模塊由電路和dc/dc電源芯片組成，1所示。圖中的開關(guān)電源將220v溝通電網(wǎng)改變成+5v，+15v，-15v，開關(guān)電源可濾除電網(wǎng)中存在的各種干擾，并且開關(guān)電源中的將220v ac與輸出的+5v，+15v，-15v隔離開，內(nèi)部電路還采納了tl431調(diào)整開關(guān)管的導(dǎo)通脈沖寬度，因此開關(guān)電源的抗干擾、平安性、穩(wěn)定性及穩(wěn)壓程度都比較好，tps7333是dc/dc芯片，它將+5v的直流電壓改變成+3.3v的穩(wěn)定直流電壓供應(yīng)cpld用法，tps7333轉(zhuǎn)換效率、牢靠性和穩(wěn)壓性都比較好，它在輸入電壓為+3.77v-+10v的電壓范圍內(nèi)都能轉(zhuǎn)換出+3.3v，使cpld

3、不受輸入電壓過高導(dǎo)致其燒壞。cpld及其外圍電路模塊cpld及其外圍電路模塊主要由cpld、cpld編程下載接口電路（jtag接口），dsp接口電路、有源晶振、電平轉(zhuǎn)換電路和adm485及其外圍電路（負責(zé)與編碼器通信的接口電路）組成（圖2）。本設(shè)計cpld采納公司的epm570t144c5，此芯片屬于altera公司的max ii，max ii相對max i成本越發(fā)低，功耗越發(fā)小，而器件的宏單元數(shù)越發(fā)多，且器件延時控制在6ns以內(nèi)，具有很高的性價比，epm570t144c5有570個宏單元數(shù)，芯片的引腳數(shù)目為144個，其中可用的i/o口有116個，因此此芯片的資源已經(jīng)足夠用。cpld主要負責(zé)與

4、肯定式編碼器的高速串行通信，并受控于dsp的指令把接收到編碼器數(shù)據(jù)和其他信息并行的轉(zhuǎn)送給dsp。jtag接口主要用于下載可執(zhí)行文件到cpld，在pc機安裝altera公司的開發(fā)環(huán)境-quartus ii，并在此開發(fā)環(huán)境中將編寫好的程序舉行編譯，保證編譯不出錯并且保證功能已實現(xiàn)后，銜接好下載電纜到j(luò)tag接口，通過quartus ii提供的編程下載工具，對cpld電路板舉行下載。dsp接口就是由8根數(shù)據(jù)線，3根地址線和1根控制線組成的，8根數(shù)據(jù)線負責(zé)轉(zhuǎn)送編碼器數(shù)據(jù)及其其他信息，3根地址線負責(zé)傳送dsp指令，在cpld終端舉行譯碼，cpld按照譯碼得出的指令將編碼器數(shù)據(jù)或其他信息通過8根數(shù)據(jù)線傳送

5、到dsp，控制線主要是完成cpld與dsp同步控制。20m有源晶振主要是為cpld提供基及時鐘，在時鐘信號的驅(qū)動下，供cpld產(chǎn)生2.5mb/s的波特率與編碼器舉行通信，和產(chǎn)生10m赫茲時鐘供一些規(guī)律控制信號用法，此晶振提供20m赫茲的時鐘頻率，需要電源提供3.3v的直流電壓。電平轉(zhuǎn)換電路主要負責(zé)將3.3v電壓轉(zhuǎn)換成5v或?qū)?v電壓轉(zhuǎn)換成3.3v，由于cpld的核和i/o口需要的供電電壓都是3.3v，而adm485和肯定式編碼器所需的供電電壓和i/o口驅(qū)動電路都為5v，所以需要用電平轉(zhuǎn)換芯片lvc4245a將3.3v轉(zhuǎn)換成5v電壓或?qū)?v轉(zhuǎn)換成3.3v。adm485及其外圍電路是cpld與肯定

6、式編碼器高速通信的硬件連接。adm485工作電壓為5v，其最大通信速率為5mb/s，采納2個adm485芯片舉行對接通信可提高通信線路上的抗干擾能力，最長的傳輸距離可達1.2km。其外圍電路3所示，虛線的右半部屬于肯定式編碼器的外圍電路，上拉和下拉都是1k歐姆，限流電阻則是220歐姆，adm485的sdat是數(shù)據(jù)輸出引腳，adm485是srq是數(shù)據(jù)輸入引腳，adm485的de是外部控制引腳，該腳受cpld控制，因為rs-485通信協(xié)議屬于半雙工，所以adm485只能處在發(fā)送數(shù)據(jù)或接收數(shù)據(jù)的狀態(tài)，當(dāng)adm485得de為高電平常，adm485處于數(shù)據(jù)輸出狀態(tài)（即cpld接收數(shù)據(jù)），當(dāng)adm485的

7、de為低電平常，adm485處于數(shù)據(jù)輸入狀態(tài)（即cpld發(fā)送數(shù)據(jù)）?？隙ㄊ骄幋a器接口模塊肯定式編碼器接口模塊是指肯定式編碼器內(nèi)部的電源及信號輸入輸出接口電路，其電路與上述的adm485及其外圍電路是全都的，同樣是采納adm485芯片及一些上拉、下拉及限流電阻，3所示，虛線的左半部就是肯定式編碼器內(nèi)部接口電路，它負責(zé)與外部adm485（虛線的右半部）連接，adm485受編碼器內(nèi)部的控制芯片所控制，當(dāng)編碼器受到cpld發(fā)來的指令之后，控制芯片做出推斷后發(fā)送出相應(yīng)的數(shù)據(jù)，同時控制adm485的de為高電平，即使adm485處于發(fā)送狀態(tài)，當(dāng)發(fā)送完數(shù)據(jù)之后，控制芯片又使adm485的de處于低電平狀態(tài)，

8、便于隨時接收cpld發(fā)來的指令。軟件設(shè)計軟件是指cpld的vhdl程序，其主要由分頻器、接收dsp控制指令、cpld規(guī)律控制、波特率發(fā)生器、接收及發(fā)送數(shù)據(jù)和串并轉(zhuǎn)換及發(fā)送數(shù)據(jù)六個軟件子模塊組成（圖4）。分頻器模塊分頻器模塊主要是把20m赫茲的輸入時鐘頻率分頻為10m赫茲和2.5m赫茲的時鐘頻率，其中10m赫茲時鐘主要是供應(yīng)cpld規(guī)律控制模塊工作，2.5m赫茲時鐘主要是供應(yīng)波特率發(fā)生器模塊工作。接收dsp控制指令模塊接收dsp控制指令模塊事實上是實時的采集dsp發(fā)來的控制信號并準(zhǔn)時的將控制信號舉行譯碼，譯碼完成后立刻轉(zhuǎn)送給cpld規(guī)律控制模塊。cpld規(guī)律控制模塊cpld規(guī)律控制模塊是囫圇cp

9、ld軟件的核心，其接收到譯碼數(shù)據(jù)后，立刻作出規(guī)律控制運算，并迅速的控制接收及發(fā)送數(shù)據(jù)模塊和控制串行轉(zhuǎn)換及發(fā)送數(shù)據(jù)模塊。波特率發(fā)生器模塊波特率發(fā)生器模塊主要是為接收及發(fā)送數(shù)據(jù)模塊提供2.5mb/s波特率。接收及發(fā)送數(shù)據(jù)模塊接收及發(fā)送數(shù)據(jù)模塊是囫圇cpld軟件的重要組成部分，其主要負責(zé)與肯定式編碼器高速通信，因為其通信方式是異步串行通信方式，因此其波特率、通信的數(shù)據(jù)格式及rs-485通信協(xié)議都要與肯定式編碼器相同。串并轉(zhuǎn)換及發(fā)送數(shù)據(jù)模塊串并轉(zhuǎn)換及發(fā)送數(shù)據(jù)模塊主要是將接收到的編碼器串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，并將數(shù)據(jù)鎖存在cpld鎖存器內(nèi)，當(dāng)cpld規(guī)律控制模塊控制其發(fā)送數(shù)據(jù)時，就將鎖存在cpld鎖存器內(nèi)的數(shù)據(jù)以并行的方式放送給