第5章觸發(fā)器湘潭大學(xué)數(shù)字電路基礎(chǔ)

1、組組合合邏邏輯輯電電路路構(gòu)成組合邏輯電路構(gòu)成組合邏輯電路的基本單元是的基本單元是門電路門電路在前面所學(xué)習(xí)的組合邏輯電路中，在前面所學(xué)習(xí)的組合邏輯電路中，當(dāng)時的當(dāng)時的輸入輸入當(dāng)時的當(dāng)時的輸出輸出而在而在“時序邏輯電路時序邏輯電路”中，中，時時序序邏邏輯輯電電路路這，就要求時序邏輯電路必須這，就要求時序邏輯電路必須我們將要學(xué)習(xí)的我們將要學(xué)習(xí)的“觸發(fā)器觸發(fā)器”，它就具有記憶功能。，它就具有記憶功能。當(dāng)時的當(dāng)時的輸出輸出不僅與不僅與當(dāng)時的當(dāng)時的輸入輸入 有關(guān)有關(guān)而且與而且與過去的過去的輸出輸出 有關(guān)有關(guān)第第5 5章章 觸發(fā)器觸發(fā)器5.1 5.1 概述概述 5.2 SR5.2 SR鎖存器鎖存器5.3 5

2、.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器5.45.4脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器5.55.5邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器5.65.6觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 觸發(fā)器是構(gòu)成時序邏輯電路的基本單元。它是一種觸發(fā)器是構(gòu)成時序邏輯電路的基本單元。它是一種具有記憶功能具有記憶功能，能儲存，能儲存1 1位二進制信息的邏輯電路。位二進制信息的邏輯電路。觸發(fā)器的特點：觸發(fā)器的特點： 我們把輸入信號作用前的觸發(fā)器狀態(tài)稱為現(xiàn)在狀我們把輸入信號作用前的觸發(fā)器狀態(tài)稱為現(xiàn)在狀態(tài)態(tài)(“(“現(xiàn)態(tài)現(xiàn)態(tài)”) )，用，用Q Q表示；把在輸入信號作用后觸發(fā)器表示；把在輸入信號作用后觸發(fā)器的狀態(tài)

3、稱為下一狀態(tài)的狀態(tài)稱為下一狀態(tài)(“(“次態(tài)次態(tài)”) )，用，用Q Q* *表示。表示。具有兩個穩(wěn)定的狀態(tài)，用來表示電路的兩個邏輯狀態(tài)；具有兩個穩(wěn)定的狀態(tài)，用來表示電路的兩個邏輯狀態(tài)；在輸入信號作用下，可以被置成在輸入信號作用下，可以被置成“0”0”態(tài)或態(tài)或“1”1”狀態(tài)；狀態(tài)；當(dāng)輸入信號撤消后，所置成的狀態(tài)能夠保持不變。當(dāng)輸入信號撤消后，所置成的狀態(tài)能夠保持不變。5.15.1 概述概述 按按邏輯功能邏輯功能劃分劃分S R S R 觸發(fā)器觸發(fā)器 D D 觸發(fā)器觸發(fā)器 J K J K 觸發(fā)器觸發(fā)器T T觸發(fā)器等等。觸發(fā)器等等。電平觸發(fā)電平觸發(fā)脈沖觸發(fā)脈沖觸發(fā)邊沿觸發(fā)邊沿觸發(fā) 按按觸發(fā)方式觸發(fā)方式劃

4、分劃分觸發(fā)器如何分類觸發(fā)器如何分類 ? ?靜態(tài)觸發(fā)靜態(tài)觸發(fā)動態(tài)觸發(fā)動態(tài)觸發(fā) 按按存儲數(shù)據(jù)的原理存儲數(shù)據(jù)的原理劃分劃分一、一、SRSR鎖存器的電路結(jié)構(gòu)與動作特點鎖存器的電路結(jié)構(gòu)與動作特點SRSR鎖存器（又稱基本鎖存器（又稱基本RSRS觸發(fā)器），它又是許觸發(fā)器），它又是許多復(fù)雜電路結(jié)構(gòu)觸發(fā)器的組成部分。多復(fù)雜電路結(jié)構(gòu)觸發(fā)器的組成部分。 ( (一一) ) 基本電路結(jié)構(gòu)與工作原理基本電路結(jié)構(gòu)與工作原理 5.2 SR5.2 SR鎖存器鎖存器 RDSD正是由于正是由于，才使電路具才使電路具有有反饋反饋反饋反饋SR SR 鎖鎖存存器器兩兩個個輸輸出出端端復(fù)位復(fù)位輸入端輸入端R RD D置位置位輸入端輸入端S

5、 SD D使使Q Q端端為為 0 0使使Q Q端端為為 1 1基本基本RSRS觸發(fā)器也可以用與非門構(gòu)成。觸發(fā)器也可以用與非門構(gòu)成。 圖圖形形符符號號QSRSDRDQ(1). (1). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 1 1(2). (2). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 0 01000 11. 輸入輸入R RD D= = 0 0，S SD D= = 1 1 時時(a(a、b b 為或非門）：為或非門）：1 010 結(jié)論：當(dāng)結(jié)論：當(dāng)R RD D0 0、 S SD D1 1時，不管時，不管Q Q端的端的初始狀態(tài)是什么，最終必為初始狀態(tài)是什么，最終必為 1 1！0101 0QQabSDRD

6、QQabSDRD1 1Q Q ：輸入信號到來輸入信號到來前前觸發(fā)器的狀態(tài)，觸發(fā)器的狀態(tài)， 簡稱簡稱原原狀態(tài)狀態(tài) ；Q Q * * ：輸入信號到來輸入信號到來后后觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài) ， 簡稱簡稱次次狀態(tài)狀態(tài) 。0 1 0 1RD SD Q Q *0 1 1 1用或非門組成用或非門組成RSRS觸發(fā)器的特性表觸發(fā)器的特性表置置1(1). (1). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 0 001 02.2. 輸入輸入R RD D= = 1 1，S SD D= = 0 0 時時 (a(a、b b 為或非門為或非門) )：0 10 結(jié)論：當(dāng)結(jié)論：當(dāng)R RD D1 1、 S SD D0 0時，不管時，

7、不管Q Q端的端的初始狀態(tài)是什么，最終必為初始狀態(tài)是什么，最終必為 0 0！1(2). (2). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 1 1001010 101QQabSDRDQQabSDRDQ Q ：輸入信號到來輸入信號到來前前觸發(fā)器的狀態(tài)，觸發(fā)器的狀態(tài)， 簡稱簡稱原原狀態(tài)狀態(tài) ；Q Q * * ：輸入信號到來輸入信號到來后后觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài) ， 簡稱簡稱次次狀態(tài)狀態(tài) 。0 1 0 1RD SD Q Q *0 1 1 1用或非門組成用或非門組成RSRS觸發(fā)器的特性表觸發(fā)器的特性表1 0 0 01 0 1 0置置1 1清清0 0(1). (1). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 0

8、 001 03.3. 輸入輸入R RD D= = 0 0，S SD D= = 0 0 時時 (a(a、b b 為或非門為或非門) ) ：0 01 結(jié)論：當(dāng)結(jié)論：當(dāng)R RD D0 0、 S SD D0 0時，不管時，不管Q Q端的端的初始狀態(tài)是什么，最終保持原狀態(tài)初始狀態(tài)是什么，最終保持原狀態(tài) ! !1(2). (2). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 1 1011010 000QQabSDRDQQabSDRD0 1 0 1RD SD Q Q *0 1 1 1用或非門組成用或非門組成RSRS觸發(fā)器的特性表觸發(fā)器的特性表1 0 0 01 0 1 00 0 0 00 0 1 1Q Q ：輸入信號

9、到來輸入信號到來前前觸發(fā)器的狀態(tài)，簡稱觸發(fā)器的狀態(tài)，簡稱原原狀態(tài)狀態(tài) ；Q Q * * ：輸入信號到來輸入信號到來后后觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài) ，簡稱，簡稱次次狀態(tài)狀態(tài) 。置置1 1清清0 0保持保持(1). (1). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 0 001 04. 4. 輸入輸入R RD D= = 1 1，S SD D= = 1 1 時時 (a(a、b b 為或非門為或非門) ) ：1 110(2). (2). 設(shè)設(shè)Q Q的初的初始狀態(tài)為始狀態(tài)為 1 1001011 100 結(jié)論：當(dāng)結(jié)論：當(dāng)R RD D1 1、 S SD D1 1時，不管時，不管Q Q端的端的初始狀態(tài)是什么，初始狀態(tài)

10、是什么，最終最終 ! !0 QQQQabSDRDQQabSDRD00 01 10001假設(shè)假設(shè) a a 門翻轉(zhuǎn)快門翻轉(zhuǎn)快假設(shè)假設(shè) b b 門翻轉(zhuǎn)快門翻轉(zhuǎn)快10 0 當(dāng)當(dāng)R RD D= S= SD D = 1 = 1且且同時變?yōu)橥瑫r變?yōu)?0 0 時，翻轉(zhuǎn)快的門時，翻轉(zhuǎn)快的門輸出變?yōu)檩敵鲎優(yōu)?0 0，另一個門則不翻轉(zhuǎn)。一般并不了解，另一個門則不翻轉(zhuǎn)。一般并不了解門的翻轉(zhuǎn)速度門的翻轉(zhuǎn)速度 ，故而該電路的輸出端可能處于，故而該電路的輸出端可能處于失控狀態(tài)失控狀態(tài) 。通常。通常“ “ 禁止禁止 ” ” 出現(xiàn)出現(xiàn) 這種變化。這種變化。QQabSDRD1 0 0 01 0 1 00 1 0 10 1 1 1

11、用或非門組成用或非門組成RSRS觸發(fā)器的特性表觸發(fā)器的特性表RD SD Q Q *0 0 0 00 0 1 1稱為稱為“保保持持” ” ! !1 1 0 0*1 1 1 0*輸出狀態(tài)不定輸出狀態(tài)不定! !若若 R RD D 、S SD D 不一樣不一樣 ，則，則 Q Q * * = S = SD D?？偨Y(jié)一下：總結(jié)一下：* R RD D 、S SD D 的的1 1狀態(tài)同時消失后狀態(tài)不定狀態(tài)同時消失后狀態(tài)不定1 0 0 11 0 1 10 1 0 00 1 1 0用與非門組成用與非門組成RSRS觸發(fā)器的特性表觸發(fā)器的特性表1 1 0 01 1 1 1稱為稱為“保保持持” ” ! !0 0 0 1

12、*0 0 1 1*輸出狀態(tài)不定輸出狀態(tài)不定! !R D S D Q Q *若若 R RD D 、S SD D 不一樣不一樣 ，則，則 Q Q * * = R = RD D 。用與非門組成的SR鎖存器* R R D D 、S S D D 的的0 0狀態(tài)同時消失后狀態(tài)不定狀態(tài)同時消失后狀態(tài)不定 基本基本 R-S R-S 觸觸發(fā)器的發(fā)器的小結(jié)小結(jié)1 1、基本、基本RSRS觸發(fā)器是雙穩(wěn)態(tài)器件，只要令觸發(fā)器是雙穩(wěn)態(tài)器件，只要令R RD D=S=SD D=1=1 觸發(fā)器即保持原有狀態(tài)。穩(wěn)態(tài)情況觸發(fā)器即保持原有狀態(tài)。穩(wěn)態(tài)情況下，兩輸出互補。一般定義下，兩輸出互補。一般定義Q Q端的狀態(tài)代端的狀態(tài)代表整個觸發(fā)

13、器的狀態(tài)。表整個觸發(fā)器的狀態(tài)。2 2、在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)、在控制端加入負脈沖，可以使觸發(fā)器狀態(tài)發(fā)生變化：發(fā)生變化：S SD D 端加入負脈沖，使端加入負脈沖，使Q = 1Q = 1，S SD D 稱為稱為“置位置位”或或“ “ 置置 1 1 ”端；端；R RD D 端端加入負脈沖，使加入負脈沖，使Q = 0Q = 0， R RD D 稱為稱為“復(fù)位復(fù)位”或或“ “ 清清 0 0 ”端。端。例：例：畫出基本畫出基本RSRS觸發(fā)觸發(fā)器的輸出端波形圖，器的輸出端波形圖，假設(shè)假設(shè)Q Q端的初始狀態(tài)端的初始狀態(tài)為為 0 0 。Q QabDR DS 0 1 X 0 1 0 X 1 1 1

14、 X 保保 持持 0 0 X 禁禁 止止 RD SD Q Q *Q *=DRQQ DS DR/ /基本基本SRSR觸發(fā)器的動作特點觸發(fā)器的動作特點 在基本在基本RSRS觸發(fā)器中，輸入信號直接加在輸出門觸發(fā)器中，輸入信號直接加在輸出門上，所以輸入信號在全部作用時間里上，所以輸入信號在全部作用時間里( (即即S SD D或或R RD D為為1 1的全部時間的全部時間) )，都能直接改變輸出端，都能直接改變輸出端Q Q和和 Q Q 的狀態(tài)。的狀態(tài)。5.3 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器RSCLKQ QG2G1G4G3QQ RSC電平觸發(fā)SR觸發(fā)器一、電路結(jié)構(gòu)與工作原理一、電路結(jié)構(gòu)與工作原理

15、 同步控制同步控制高電平有效高電平有效 由它的功能表可由它的功能表可見：在見：在R R、S S不相等不相等時，時，Q Q 服從于服從于 S !S ! 這是一個值得重視的這是一個值得重視的規(guī)律，有必要進一步歸規(guī)律，有必要進一步歸納和進行形象化的表達。納和進行形象化的表達。CLK R S Q * 1 0 0 保保 持持 1 0 1 1 1 1 0 0 1 1 1 禁禁 止止 0 X X 保保 持持QRSCCLKQ同步同步 SR SR 觸發(fā)器的功能表觸發(fā)器的功能表異步復(fù)位端異步復(fù)位端 在在CLKCLK的有效電平到達之前預(yù)的有效電平到達之前預(yù)先將觸發(fā)器置成制定狀態(tài)先將觸發(fā)器置成制定狀態(tài) “ “ 同步同

16、步 ” ”的含義：由時鐘的含義：由時鐘CLKCLK決定決定R R、S S能能否對輸出端起控制作用。否對輸出端起控制作用。平時常平時常為為 1 1平時常平時常為為 1 1異步置位端異步置位端邏輯邏輯符號符號QQ RD SD RSCR:Reset; S:SetRD SD RSCLKQ QG2G1G4G3 1.1.當(dāng)當(dāng)CLK = 0 CLK = 0 時時, ,無論無論R R、S S 為何種取值組合，為何種取值組合，輸出端均輸出端均“保持原態(tài)保持原態(tài)”； 2.2.只有當(dāng)只有當(dāng)CLK=1CLK=1時時, ,將將G G3 3門和門和G G4 4門打開，控制門打開，控制端端R R、S S的取值組合才會在輸出

17、端有所反映，的取值組合才會在輸出端有所反映，即有所謂即有所謂“功能表功能表”。 二、電平觸發(fā)方式的動作特點二、電平觸發(fā)方式的動作特點如果在如果在CLKCLK1 1期間期間S S、R R發(fā)生多次翻轉(zhuǎn)，則發(fā)生多次翻轉(zhuǎn)，則降低了抗干擾能力。降低了抗干擾能力。例：畫出同步例：畫出同步RSRS觸發(fā)器的輸出端波形觸發(fā)器的輸出端波形圖。圖。 假設(shè)假設(shè)Q Q的初始狀態(tài)為的初始狀態(tài)為 0 0。CLKRSQQ 在在CLK = 0 CLK = 0 期間，觸發(fā)器的狀態(tài)期間，觸發(fā)器的狀態(tài)“ “ 保持保持 ” ”不定不定動作特點：在動作特點：在CLK=1CLK=1的全部時間內(nèi)的全部時間內(nèi)S S和和R R的變化都的變化都將

18、引起觸發(fā)器狀態(tài)的相應(yīng)改變將引起觸發(fā)器狀態(tài)的相應(yīng)改變基本基本RS RS 觸發(fā)器觸發(fā)器導(dǎo)引門電路導(dǎo)引門電路(1). (1). 電路組成電路組成三、三、D D 鎖存器鎖存器Q QDCLKD D型鎖存器的特性型鎖存器的特性 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持QQ DCLK邏輯符號邏輯符號結(jié)論：結(jié)論：Q Q* * = D = DQCLK D 功能表功能表*QQ QDCLKCLKDQQ D鎖存器的波形圖鎖存器的波形圖Q 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持CLK D功能表功能表*Q這種這種”空翻空翻“破壞

19、了觸發(fā)器的平衡，不能保證觸發(fā)器狀態(tài)破壞了觸發(fā)器的平衡，不能保證觸發(fā)器狀態(tài)的改變與時鐘脈沖同步的改變與時鐘脈沖同步 若若 CP1的時間太長，會造成的時間太長，會造成Q端不止翻轉(zhuǎn)端不止翻轉(zhuǎn)一次而造成一次而造成 所謂所謂“ 空翻空翻 ” ：5.4 5.4 脈沖觸發(fā)器脈沖觸發(fā)器一、電路結(jié)構(gòu)和工作原理 為了提高觸發(fā)器工作的可靠性，希望在每個CLK周期里輸出端的狀態(tài)只能改變一次。 其典型結(jié)構(gòu)形式如下：CLKSRG6G8G5G7QmQmG3G4G1G2SSRSQQ主觸發(fā)器從觸發(fā)器主從SR觸發(fā)器CLKCLK1 1時，主觸發(fā)器打開，從觸發(fā)器封鎖時，主觸發(fā)器打開，從觸發(fā)器封鎖 ；CLKCLK0 0時，主觸發(fā)器封鎖

20、，從觸發(fā)器打開時，主觸發(fā)器封鎖，從觸發(fā)器打開 。動作特點：動作特點：F F主主、F F從從輪流工作輪流工作CLKSRG6G8G5G7QmQmG3G4G1G2SSRSQQ主觸發(fā)器從觸發(fā)器工作過程工作過程簡述如下：簡述如下：CLK=1CLK=1時，時，F(xiàn) F從從 被封鎖，輸出端保持原狀態(tài)不變。被封鎖，輸出端保持原狀態(tài)不變。F F主主 被被打開，進入工作狀態(tài)。打開，進入工作狀態(tài)。小結(jié)：小結(jié)：R1R1、S1S1之值向上傳送一級，抵達之值向上傳送一級，抵達Q Q ；CLK=0CLK=0時，時， F F從從 被打開，進入工作狀態(tài)。被打開，進入工作狀態(tài)。 F F主主 被封鎖，被封鎖，輸出端保持原狀態(tài)不變。輸

21、出端保持原狀態(tài)不變。小結(jié)：小結(jié)：R1R1、S1S1又向上傳送一級，抵達又向上傳送一級，抵達 Q Q端端 。SRCLK1SC11RQQ主從觸發(fā)器的特性表在圖形符號框中， 表示“延遲輸出”即CLK回到低電平（有效電平消失）以后，輸出狀態(tài)才改變。電路的輸出狀態(tài)發(fā)生在下降沿。邏輯符號 從電平觸發(fā)到脈沖觸發(fā)的這一演變，克服了CLK=1期間觸發(fā)器輸出狀態(tài)可能發(fā)生多次翻轉(zhuǎn)問題，但由于主觸發(fā)器本身是電平觸發(fā)SR觸發(fā)器，所以在CLK1期間Qm和Qm的狀態(tài)仍然會隨S、R狀態(tài)的變化而多次改變，輸入信號仍需遵守SR=0的約束條件CLKSRG6G8G5G7QmQmG3G4G1G2SSRSQQ主觸發(fā)器從觸發(fā)器觸發(fā)器的電路

22、觸發(fā)器的電路結(jié)構(gòu)演變過程結(jié)構(gòu)演變過程由兩個與非門構(gòu)成基由兩個與非門構(gòu)成基本本R RS S觸發(fā)器觸發(fā)器由四個與非門構(gòu)成同由四個與非門構(gòu)成同步步R RS S觸發(fā)器觸發(fā)器由九個與非門構(gòu)成主由九個與非門構(gòu)成主從從R RS S觸發(fā)器觸發(fā)器公共公共結(jié)構(gòu)結(jié)構(gòu)讓其接受讓其接受時鐘控制時鐘控制克服克服空翻空翻QQabSDRDQ QabDR DS RSCLKQ QG2G1G4G3CLKSRG6G8G5G7QmQmG3G4G1G2SSRSQQ主觸發(fā)器從觸發(fā)器CLKSRG6G8G5G7QmQmG3G4G1G2SSRSQQ主觸發(fā)器從觸發(fā)器主從主從RSRS觸發(fā)器：觸發(fā)器： SR=0SR=0JK JK 觸發(fā)器：當(dāng)觸發(fā)器：當(dāng)

23、S=R=1S=R=1時，時， RS=0RS=0的條件滿足。的條件滿足。KQRQJS,總是互補的。與而QQJK JK 觸發(fā)器觸發(fā)器邏輯符號邏輯符號JKCLK1SC11RQQQQ RSCCLKQQ QQ RSCCLK 1 12 2JKJK 觸發(fā)器觸發(fā)器QQ RSCCLKQQ QQ RSCCLK 1 12 2SR主從主從RSRS觸發(fā)器觸發(fā)器F F從從F F主主1 0R1 K Qn，.S1 J Qn.QQF主主F從從QQRSCCPQQQQRSCCP1 12 2JK100111010(1). J = 0，K = 1，假設(shè)，假設(shè) Qn = 1R1 = Qn K S1 = Qn J = 1 1= 1= 0

24、0= 0010Q n+1 = J 0 !(2). J = 0，K = 1，假，假設(shè)設(shè) Qn = 0R1= 0 ，S1= 0 ，F(xiàn)主主保持保持Q n+1 = J 0 !10同理可以證明同理可以證明:無論無論 Q 是什么狀態(tài)，只要是什么狀態(tài)，只要 J1 且且 K 0，則，則 Q * = J = 1 ！階段性小結(jié)階段性小結(jié) ： 0 1 1 0 J K Q Q * 2、主從型的觸發(fā)器，必定在時鐘的下、主從型的觸發(fā)器，必定在時鐘的下降沿到來后才有確定的狀態(tài)。降沿到來后才有確定的狀態(tài)。結(jié)論結(jié)論 ：1、無論、無論 Q 是什么值是什么值 ，只要，只要 J、K 不相不相等，等， Q *就必然服從于就必然服從于J

25、 ！ 0 1 0 0 JKJK觸發(fā)器的觸發(fā)器的功能表功能表：CLK主從主從RSRS觸發(fā)器觸發(fā)器QQ RSCQQ QQ RSCCLK 1 12 2JKF F從從F F主主0 0 Q1 1 Q 0 1 0 1 0 1 J K Q * 例5.4.3 在主從JK觸發(fā)器中，已知CLK、J、K的電壓波形如圖所示，試畫出與之對應(yīng)的輸出電壓波形，設(shè)觸發(fā)器的初始狀態(tài)為Q0。CLKJKQQQ RSCQQ QQ RSCCLK 1 12 2JKF F從從F F主主QmTQQRSCCPQQQQRSCCP1 12 2T觸發(fā)器觸發(fā)器F從從F主主T Q n+1 0 Qn 1 Qn功能表功能表 T = 0 時，將時，將F主主封

26、鎖，封鎖，輸出端輸出端維持原態(tài)維持原態(tài) ；01 T = 1 時，右圖電路即時，右圖電路即為為 T 觸發(fā)器，當(dāng)觸發(fā)器，當(dāng)CP到來到來時，輸出端將時，輸出端將正常翻轉(zhuǎn)正常翻轉(zhuǎn) 。 T T 觸發(fā)器觸發(fā)器R1 = TQS1 = TQQQTC邏輯符號邏輯符號nnnQTQTQ1二、脈沖二、脈沖觸發(fā)方式的動作特點觸發(fā)方式的動作特點 1 1、觸發(fā)器的翻轉(zhuǎn)分兩步動作。、觸發(fā)器的翻轉(zhuǎn)分兩步動作。a a、在在CLK=1CLK=1期間主觸發(fā)器接收輸入端的信號，被置成相應(yīng)的狀期間主觸發(fā)器接收輸入端的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不動作；態(tài)，而從觸發(fā)器不動作；b b、在在CLKCLK下降沿到達時從觸發(fā)器按主觸發(fā)器的狀

27、態(tài)翻轉(zhuǎn)。下降沿到達時從觸發(fā)器按主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。2 2、因為主觸發(fā)器本身是一個、因為主觸發(fā)器本身是一個同步同步RSRS觸發(fā)器觸發(fā)器，故，故 在在CLK=1CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。的全部時間里輸入信號都將對主觸發(fā)器起控制作用。 只有在CLK1的全部時間里輸入狀態(tài)始終未變的條件下，用CLK下降沿到達時輸入的狀態(tài)確定觸發(fā)器的次態(tài)才是肯定的。否則必須考慮CLK1期間輸入狀態(tài)的全部變化過程，才能確定CLK下降沿到達時觸發(fā)器的次態(tài)。5.5 5.5 邊沿觸發(fā)器邊沿觸發(fā)器1 1、電路結(jié)構(gòu)和工作原理、電路結(jié)構(gòu)和工作原理(CMOS(CMOS邊沿觸發(fā)器）邊沿觸發(fā)器）QQ原理圖DCL

28、KCLK11DC11DC1CLK2FF1FF2 當(dāng)CLK=0時,TG1導(dǎo)通,TG2截止，Q1=D,TG3截止,TG4導(dǎo)通，輸出維持. 當(dāng)CLK上升沿到達時, TG1截止, TG2導(dǎo)通,由于G1的電容存儲效應(yīng), Q1在TG1切斷前保存, TG3導(dǎo)通,TG4截止故Q= Q* = D(CLK上升沿到達時D的狀態(tài)）.Q Q1 C TG1TG2G1C CG2CC TG3TG4G3C CG4CQC CLKCDFF1FF2Q1 為了實現(xiàn)異步置位、復(fù)位功能，需要引人SD和RD信號。SD和RD是以高電平作為置1和置0輸入信號的，把上圖中的4個反相器改成或非門，形成如圖所示的電路。CLKJK QQ Q1JK QQ

29、 CLKQ2討論討論 CLK假設(shè)初始狀態(tài)假設(shè)初始狀態(tài) Q = 0 Q = 0 Q1Q2看懂邏輯符號看懂邏輯符號 ；熟練使用功能表熟練使用功能表 。0 0 0 00 0 1 1一、觸發(fā)器按邏輯功能的分類一、觸發(fā)器按邏輯功能的分類1 1、RSRS觸發(fā)器觸發(fā)器1 0 0 01 0 1 00 1 0 10 1 1 1RSRS觸發(fā)器的特性表觸發(fā)器的特性表R S Q Q *1 1 0 X1 1 1 X特性方程特性方程0*SRQRSQ狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖5.6 5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 2 2、JKJK觸發(fā)器觸發(fā)器JKJK觸發(fā)器的特性表觸發(fā)器的特性表特性方程特性方程Q

30、KQJQ*狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖0 1 0 00 1 1 00 0 0 00 0 1 11 1 0 11 1 1 01 0 0 11 0 1 1 J K Q Q *4 4、D D觸發(fā)器觸發(fā)器1 0 11 1 10 0 00 1 0D D 觸發(fā)器的特性表觸發(fā)器的特性表 D Q Q *特性方程特性方程DQ *狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖應(yīng)用舉例：畫出主從應(yīng)用舉例：畫出主從 JK JK 觸發(fā)器輸出端波形圖。觸發(fā)器輸出端波形圖。J K Q * 0 0 Q1 1 Q 0 1 0 1 0 1 CLKJKQQQ KJCLKSD RD 畫出下圖所示各電路中輸出端的波形圖畫出下圖所示各電路中輸出端的波形圖 ：Q1JKAC

31、LKCLK123456ACLK123456ABQ1JQ2輸出沒有回送到輸入端，輸出沒有回送到輸入端，不仿也稱其為不仿也稱其為 “ “ 開開環(huán)環(huán) ” 。JKQ2CLKAB5.6.25.6.2觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)方式的關(guān)系觸發(fā)方式的關(guān)系轉(zhuǎn)換電路轉(zhuǎn)換電路 已有已有 觸發(fā)器觸發(fā)器QQQQ輸輸入入CLKRdSd 電路結(jié)構(gòu)和邏輯功能之間不存在固定的對應(yīng)關(guān)系。 用同一種電路結(jié)構(gòu)形式可以接成不同邏輯功能的觸發(fā)器，反過來說，同樣一種邏輯功能的觸發(fā)器可以用不同的電路結(jié)構(gòu)實現(xiàn)。一、一、 JK D二、二、JK TD 觸發(fā)器：觸發(fā)器：DKDJ（1）JK D、T、T、RSQTTQQ*T 觸發(fā)器：觸發(fā)器：TKJ JK1QQQQDSdRdCPJKQQQQTSdRdCP方法：利用特性方程聯(lián)