計(jì)算機(jī)組成原理期末試卷及答案(1-6套)

1、 本科生期末試卷 一 一 選擇題 (每小題1分，共10分)1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_(kāi)。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313 算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D 4位乘法運(yùn)算和除法運(yùn)算功能4 存儲(chǔ)單元是指_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)

2、字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；5 相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式6 變址尋址方式中，操作數(shù)的有效地址等于_。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）7 以下敘述中正確描述的句子是：_。A 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中，

3、不可以并行執(zhí)行的微操作叫相斥性微操作8 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9 帶有處理器的設(shè)備一般稱(chēng)為_(kāi)設(shè)備。A 智能化 B 交互式 C 遠(yuǎn)程通信 D 過(guò)程控制10.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù) 據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ) N 個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每 秒_次中斷請(qǐng)求。AN / （NX + Y） B. N / （X + Y）N C .mi

4、n1 / X ,1 / Y D. max1 / X ,1 / Y 二 填空題（每小題3分，共15分）1存儲(chǔ)A._并按B._順序執(zhí)行，這是C._型計(jì)算機(jī)的工作原理。2移碼表示法主要用于表示A._數(shù)的階碼E，以利于比較兩個(gè)B._的大小和 C._操作。3閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A._能力，為現(xiàn)有的B._體 系結(jié)構(gòu)帶來(lái)巨大變化，因此作為C._用于便攜式電腦中。4微程序設(shè)計(jì)技術(shù)是利用A._方法設(shè)計(jì)B._的一門(mén)技術(shù)。具有規(guī)整性、可維護(hù) 性、C ._等一系列優(yōu)點(diǎn)。5衡量總線性能的重要指標(biāo)是A._，它定義為總線本身所能達(dá)到的最高B._。PCI 總線的帶寬可達(dá)C._。三.（10分）設(shè)機(jī)器字長(zhǎng)3

5、2位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問(wèn)：（1） 定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？（2） 定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？四（9分）設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m = 4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線周期 = 50ns .問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？五（9分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。 31 26 22 18 17 16 15 0 OP源寄存器變址寄存器偏移量 六（9分）已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為512×48（位

6、），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示： 微命令字段 判別測(cè)試字段 下地址字段 操作控制 順序控制 （1） 微指令中的三個(gè)字段分別應(yīng)多少位？（2） 畫(huà)出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。七（9分）畫(huà)出PCI總線結(jié)構(gòu)圖，說(shuō)明三種橋的功能。八（9分）某機(jī)用于生產(chǎn)過(guò)程中的溫度數(shù)據(jù)采集， 每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，可發(fā)出“溫度過(guò)低”或“溫度過(guò)高”的信號(hào)，如圖B1.1所示。主機(jī)采用外設(shè)單獨(dú)編址，四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接口，允許采用兩種方式訪問(wèn)：（1） 定期巡回檢測(cè)方

7、式，主機(jī)可編程指定訪問(wèn)該設(shè)備中的某一采集器。（2） 中斷方式，當(dāng)采集溫度比給定范圍過(guò)底或過(guò)高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能判別是哪一個(gè)采集器請(qǐng)求，是溫度過(guò)低或過(guò)高。 請(qǐng)擬定該接口中有哪些主要部件（不要求畫(huà)出完整的連線圖），并概略說(shuō)明在兩 種方式下的工作原理。 圖B1.1九（10分）機(jī)動(dòng)題十（10分）機(jī)動(dòng)題 本科生期末試卷一答案 一 選擇題 1. D 2. B 3. C 4. B 5. C 6. C 7. A、D 8. C 9. A 10. A二 填空題1. A.程序 B.地址 C.馮·諾依曼2. A.浮點(diǎn) B.指數(shù) C.對(duì)階3. A. 瞬時(shí)啟動(dòng) B.存儲(chǔ)器 C.固態(tài)盤(pán)4. A.軟件

8、B.操作控制 C.靈活性5. A.總線帶寬 B.傳輸速率 C.264MB / S三 解：（1）定點(diǎn)原碼整數(shù)表示：0 111 111 111 111 111 111 111 111 111 1111 最大正數(shù)： 數(shù)值 = （231 1）101 111 111 111 111 111 111 111 111 111 1111 最小負(fù)數(shù)： 數(shù)值 = -（231 1）10 （2）定點(diǎn)原碼小數(shù)表示： 最大正數(shù)值 = （1 2-31 ）10 最小負(fù)數(shù)值 = -（1 2-31 ）10四 解：信息總量： q = 64位 ×4 =256位 順序存儲(chǔ)器和交叉存儲(chǔ)器讀出4個(gè)字的時(shí)間分別是： t2 = m

9、T = 4×200ns =8×10 7 (s) t1 = T + (m 1) = 200 + 3×50 = 3.5 ×10 7 (s) 順序存儲(chǔ)器帶寬是： W1 = q / t2 = 32 ×107 （位/ S） 交叉存儲(chǔ)器帶寬是： W2 = q / t1 = 73 ×107 （位/ S）五 解：（1）操作碼字段為6位，可指定 26 = 64種操作，即64條指令。 （2）單字長(zhǎng)（32）二地址指令。 （3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄 存器內(nèi)容 + 偏移量決定），所以是RS型指令。 （4）這種指令結(jié)

10、構(gòu)用于訪問(wèn)存儲(chǔ)器。六 解：（1）假設(shè)判別測(cè)試字段中每一位為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件， 故該字段為4位（如采用字段譯碼只需3位），下地址字段為9位，因此控制存儲(chǔ)器容量為512個(gè)單元，微命令字段是（ 48 4 - 9 ）= 35 位。（2）對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如B1.2如下：其中微地址寄存器對(duì)應(yīng)下地址字段，P字段即為判別測(cè)試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼，各狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1），轉(zhuǎn)移邏輯輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移。 圖B1.2七 解：PCI總線

11、結(jié)構(gòu)框圖如圖B1.3所示： 圖.B1.3PCI總線有三種橋，即HOST / PCI橋（簡(jiǎn)稱(chēng)HOST橋），PCI / PCI橋，PCI / LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：（1） 它連接兩條總線，使總線間相互通信。（2） 橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。（3） 利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。八 解：數(shù)據(jù)采集接口方案設(shè)計(jì)如圖B1.4所示。 現(xiàn)結(jié)合兩種工作方式說(shuō)明上述部件的工作。（1） 定期巡檢方式 主機(jī)定期以輸出指令DOA、設(shè)備碼；（或傳送指令）送出控制字到A寄存器，其中

12、用四位分別指定選中的緩沖寄存器（四個(gè)B寄存器分別與四個(gè)采集器相應(yīng)）。然后，主機(jī)以輸入指令DIA、設(shè)備碼；（或傳送指令）取走數(shù)據(jù)。（2） 中斷方式 比較結(jié)果形成狀態(tài)字A' ，共8位，每二位表示一個(gè)采集器狀態(tài)：00 正常 ，01 過(guò)低 ，10 過(guò)高。有任一處不正常（A' 中有一位以上為“1”）都將通過(guò)中斷請(qǐng)求邏輯（內(nèi)含請(qǐng)求觸發(fā)器、屏蔽觸發(fā)器）發(fā)出中斷請(qǐng)求。中斷響應(yīng)后，服務(wù)程序以DIA、設(shè)備碼；或傳送指令）取走狀態(tài)字?？膳忻饔袔滋幉杉瘮?shù)據(jù)越限、是過(guò)高或過(guò)低，從而轉(zhuǎn)入相應(yīng)處理。 圖B1.4九十本科生期末試卷 二 一 選擇題（每小題1分，共10分）1 六七十年代，在美國(guó)的_州，出現(xiàn)了一個(gè)

13、地名叫硅谷。該地主要工業(yè)是_它也是_的發(fā)源地。A 馬薩諸塞 ，硅礦產(chǎn)地，通用計(jì)算機(jī)B 加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)2 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)3 定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D

14、 -215 +215 4 某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)。A 64，16 B 16，64 C 64，8 D 16，16 。5 交叉存貯器實(shí)質(zhì)上是一種_存貯器，它能_執(zhí)行_獨(dú)立的讀寫(xiě)操作。A 模塊式，并行，多個(gè) B 模塊式串行，多個(gè)C 整體式，并行，一個(gè) D 整體式，串行，多個(gè)6 用某個(gè)寄存器中操作數(shù)的尋址方式稱(chēng)為_(kāi)尋址。A 直接 B 間接 C 寄存器直接 D 寄存器間接7 流水CPU 是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè) m段流水CPU_。A 具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C 吞吐能力

15、大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI總線中基本概念不正確的句子是_。A HOST 總線不僅連接主存，還可以連接多個(gè)CPUB PCI 總線體系中有三種橋，它們都是PCI 設(shè)備C 以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D 橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上9 計(jì)算機(jī)的外圍設(shè)備是指_。A 輸入/輸出設(shè)備 B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備 D 除了CPU 和內(nèi)存以外的其它設(shè)備10 中斷向量地址是：_。A 子程序入口地址 B 中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D 中斷返回地址二. 填空題 （每題3分，共15分）1 為了運(yùn)算器

16、的A. _，采用了B. _進(jìn)位，C. _乘除法和流水線等并行措施。2 相聯(lián)存儲(chǔ)器不按地址而是按A. _訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放B. _，在虛擬存儲(chǔ)器中用來(lái)存放C. _。3 硬布線控制器的設(shè)計(jì)方法是：先畫(huà)出A. _流程圖，再利用B. _寫(xiě)出綜合邏輯表達(dá)式，然后用C. _等器件實(shí)現(xiàn)。4 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A._，B. _，C. _，和數(shù)據(jù)傳輸率。5 DMA 控制器按其A. _結(jié)構(gòu)，分為B. _型和C. _型兩種。三 （9分）求證：X補(bǔ)+ Y 補(bǔ) = X + Y 補(bǔ) （mod 2）四 （9分）某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)通用寄存器，主存容量為1M字，采用單字長(zhǎng)二地址指令，共有64

17、條指令，試采用四種尋址方式（寄存器、直接、變址、相對(duì)）設(shè)計(jì)指令格式。五 （9分）如圖B2.1表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問(wèn)：（1） 當(dāng)CPU 按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？（2） 當(dāng)CPU 按虛擬地址2去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？（3） 當(dāng)CPU 按虛擬地址3去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？ 頁(yè)號(hào)該頁(yè)在主存中的起始地址虛擬地址 頁(yè)號(hào) 頁(yè)內(nèi)地址332576415530 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 4

18、8 0516 圖B2.1六 （10分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器，SA 、SB為16位暫存器，4個(gè)通用寄存器由D觸發(fā)器組成，Q端輸出， 其讀寫(xiě)控制如下表所示： 讀控制 寫(xiě)控制 R0 RA0RA1選擇 W WA0WA1選擇 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不讀出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不寫(xiě)入 要求：（1）設(shè)計(jì)微指令格式。 （2）畫(huà)出ADD，SUB兩條指令微程序流程圖。七 （9分）畫(huà)出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。八 （9分）試推導(dǎo)磁盤(pán)存貯器讀寫(xiě)一塊信息

19、所需總時(shí)間的公式。圖B2.2九 （10分）機(jī)動(dòng)題十 （10分）機(jī)動(dòng)題 本科生期末試卷二答案 一選擇題1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空題1. A.高速性 B.先行 C.陣列。2. A.內(nèi)容 B.行地址表 C.頁(yè)表和段表。3. A.指令周期 B.布爾代數(shù) C.門(mén)電路、觸發(fā)器或可編程邏輯。4. A.存儲(chǔ)密度 B.存儲(chǔ)容量 C.平均存取時(shí)間。5. A.組成結(jié)構(gòu) B.選擇 C.多路。三 解：（1）x > 0 , y > 0 , 則x + y > 0 X補(bǔ)+ Y 補(bǔ) = x + y = X + Y 補(bǔ) （mod

20、2） (2) x > 0 , y < 0 , 則x + y > 0 或x + y < 0 因?yàn)?X補(bǔ)= x , Y 補(bǔ) = 2 + y 所以X補(bǔ)+ Y 補(bǔ) = x + 2 + y = 2 + （x + y） 當(dāng)x+y>0時(shí)，2+(x+y)>2，進(jìn)位2必丟失，又因(x+y)>0,所以X補(bǔ)+ Y 補(bǔ) =x+y= X + Y 補(bǔ) （mod 2）當(dāng)x+y<0時(shí)，2+(x+y)<2，又因(x+y)<0,所以X補(bǔ)+ Y 補(bǔ) =x+y= X + Y 補(bǔ) （mod 2） （3）x < 0 , y > 0 , 則x + y > 0 或

21、x + y < 0 這種情況和第2種情況一樣，把x和y的位置對(duì)調(diào)即得證。 （4）x < 0 , y < 0 , 則x + y < 0 因?yàn)?X補(bǔ)= 2 + x , Y 補(bǔ) = 2 + y 所以X補(bǔ)+ Y 補(bǔ) = 2 + x + 2 + y = 2 + （2 + x + y）上式第二部分一定是小于2大于1 的數(shù)，進(jìn)位2必丟失，又因（x+y）<0 所以X補(bǔ)+ Y 補(bǔ) = 2 + （x + y）= X + Y 補(bǔ) （mod 2）四解：64條指令需占用操作碼字段（OP）6位，源寄存器和目標(biāo)寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指令格式如下： 31 26

22、 25 22 21 18 17 16 15 0OP目標(biāo) 源X D尋址模式定義如下：X= 0 0 寄存器尋址 操作數(shù)由源寄存器號(hào)和目標(biāo)寄存器號(hào)指定X= 0 1 直接尋址 有效地址 E= (D)X= 1 0 變址尋址 有效地址 E= (Rx)D X= 1 1 相對(duì)尋址 有效地址 E=（PC）D 其中Rx為變址寄存器（10位），PC為程序計(jì)數(shù)器（20位），位移量D可正可負(fù)。該指令格式可以實(shí)現(xiàn)RR型，RS型尋址功能。五 解：（1） 用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000，故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324。

23、 （2） 主存實(shí)地址碼 = 96000 + 0128 = 96128（3） 虛擬地址3的頁(yè)號(hào)為48，當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒(méi)有檢索到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶(hù)作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其在主存中的起始地址寫(xiě)入快表。六 解：微命令字段共12位，微指令格式如下：1 2 1 2 1 1 1 1 1 1RRA0RA1wWA0WA1LDSALDSBSB->ALUSB->ALUCLRP字段下址字段各字段意義如下：R 通用寄存器讀命令W通用

24、寄存器寫(xiě)命令.RA0RA1讀R0R3的選擇控制。WA0WA1寫(xiě)R0R3的選擇控制。LDSA打入SA的控制信號(hào)。LDSB打入SB的控制信號(hào)。SB->ALU打開(kāi)非反向三態(tài)門(mén)的控制信號(hào)。SB->ALU打開(kāi)反向三態(tài)門(mén)的控制信號(hào)，并使加法器最低位加1。CLR暫存器SB清零信號(hào)。 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。（2）ADD、SUB兩條指令的微程序流程圖見(jiàn)圖B2.3所示。七三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4所示，從上到下為單總線，雙總線，三總線： 圖B2.4八解：設(shè)讀寫(xiě)一塊信息所需總時(shí)間為T(mén)，平均找到時(shí)間為T(mén)s，平均等待時(shí)間為T(mén)L，讀寫(xiě)一塊信息的傳輸時(shí)間為T(mén)m，則：T=TsTLTm。假設(shè)磁

25、盤(pán)以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率=rN個(gè)字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫(xiě)頭定位在該塊始端，就能在Tm（n / rN）秒的時(shí)間中傳輸完畢。TL是磁盤(pán)旋轉(zhuǎn)半周的時(shí)間，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒 本科生期末試卷 三 一 選擇題（每小題1分，共10分）1 馮·諾依曼機(jī)工作的基本方式的特點(diǎn)是_。A 多指令流單數(shù)據(jù)流B 按地址訪問(wèn)并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2 在機(jī)器數(shù)_中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)_來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制

26、減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器4. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是_。 A 4MB B 2MB C 2M D 1M5 主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式7 同步控制是_。A 只適用于CPU控制的

27、方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式8描述 PCI 總線中基本概念不正確的句子是_。A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送 C. PCI 設(shè)備一定是主設(shè)備 D. 系統(tǒng)中只允許有一條PCI總線9 CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為_(kāi)。A 512KB B 1MB C 256KB D 2MB 10為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_。 A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存二 填空題（每小題3分，共15分）

28、1 數(shù)的真值變成機(jī)器碼可采用A. _表示法，B. _表示法，C._表示法，移 碼表示法。2 形成指令地址的方式，稱(chēng)為A._方式，有B. _尋址和C. _尋址。3. CPU從A. _取出一條指令并執(zhí)行這條指令的時(shí)間和稱(chēng)為B. _。由于各種指 令的操作功能不同，各種指令的指令周期是C. _。4. 微型機(jī)的標(biāo)準(zhǔn)總線從16位的A. _總線，發(fā)展到32位的B. _總線和C. _總線，又進(jìn)一步發(fā)展到64位的PCI總線。5VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A. _等顯示方式外，還支持B. _像素光柵，每像素點(diǎn)C. _顏色深度。三.（9分）已知 x = - 0.01111 ，y = +0.1100

29、1， 求 x 補(bǔ) ， -x 補(bǔ) ， y 補(bǔ) ， -y 補(bǔ) ，x + y = ？ ，x y = ？四.（9分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種尋址方式。五.（9分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間32M ，若將存儲(chǔ)空間擴(kuò)至256M，請(qǐng)?zhí)岢鲆环N可能方案。六. (10分)圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入”（Rin）

30、和“送出”（Rout）控制命令，但圖中未標(biāo)出。 圖B3.1設(shè)處理機(jī)指令格式為： 17 10 9 0 OP X加法指令可寫(xiě)為“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通過(guò)尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為R1。試畫(huà)出ADD指令從取指令開(kāi)始到執(zhí)行結(jié)束的操作序列圖，寫(xiě)明基本操作步驟和相應(yīng)的微操作控制信號(hào)。七. （9分）總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫(huà)出 讀數(shù)據(jù)的時(shí)序圖來(lái)說(shuō)明。八.（9分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問(wèn)，這個(gè)中斷系統(tǒng)可以實(shí)行幾重 中斷？并分析圖B3.2的中斷過(guò)程。 圖B3.2九. （1

31、0分）機(jī)動(dòng)題十. （10分）機(jī)動(dòng)題 本科生期末試卷三答案 一 選擇題 1 B 2 B,C 3 D 4 C 5 A 6 C 7 C 8 C, D 9 B 10 B二 填空題1. A.原碼 B.補(bǔ)碼 C.反碼 2. A.指令尋址 B.順序 C.跳躍 3. A.存儲(chǔ)器 B.指令周期 C.不相同的 4. A.ISA B.EISA C.VISA 5. A.VGA B.1280×1024 C.24位 三解： x 原 = 1.01111 x 補(bǔ) = 1.10001 所以 ： -x 補(bǔ) = 0.01111 y 原 = 0.11001 y 補(bǔ) = 0.11001 所以 ： -y 補(bǔ) = 1.00111

32、 x 補(bǔ) 11.10001 x 補(bǔ) 11.10001 + y 補(bǔ) 00.11001 + -y 補(bǔ) 11.00111 x + y 補(bǔ) 00.01010 x - y 補(bǔ) 10.11000 所以： x + y = +0.01010 因?yàn)榉?hào)位相異，結(jié)果發(fā)生溢出四解：由已知條件，機(jī)器字長(zhǎng)16位，主存容量128KB / 16= 64K字，因此MAR = 16位，共128條指令，故OP字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)兩種指令格式，其中單字長(zhǎng)指令用于算術(shù)邏輯和I / O類(lèi)指令，雙字長(zhǎng)用于訪問(wèn)主存的指令。OP R1 R2 15 9 5 4 3 2 1 0 15 9 8 6 5 3 2 0OP X R2 D 尋址

33、方式由尋址模式X定義如下： X = 000 直接尋址 E = D（64K） X = 001 立即數(shù) D = 操作數(shù) X = 010 相對(duì)尋址 E = PC + D PC = 16位 X = 011 基值尋址 E = Rb + D ，Rb =16 位 X = 100 間接尋址 E = （D）X = 101 變址尋址 E = RX + D ，RX = 10位五解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊M0，M1，M2，M7，每個(gè)模塊32M×32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3： 圖B3.3CP

34、U訪問(wèn)8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪問(wèn)8個(gè)存貯模塊，由存貯器控制器控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分時(shí)訪問(wèn)每個(gè)體，即經(jīng)過(guò)1 / 8存取周期就訪問(wèn)一個(gè)模塊。這樣，對(duì)每個(gè)模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個(gè)存取周期時(shí)間。而對(duì)CPU來(lái)說(shuō)，它可以在一個(gè)存取周期內(nèi)連續(xù)訪問(wèn)8個(gè)存貯體，各體的讀寫(xiě)過(guò)程將重疊進(jìn)行。六解：加法指令“ADD X（Ri）”是一條隱含指令，其中一個(gè)操作數(shù)來(lái)自AC0，另一個(gè)操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（Ri）加上指令格式中的X量值決定，可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B

35、3.4，相應(yīng)的微操作控制信號(hào)列在框圖外。 圖B3.4七解：分五個(gè)階段：請(qǐng)求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（錯(cuò)誤報(bào)告），如圖B3.5所示： 圖B3.5八解：該中斷系統(tǒng)可以實(shí)行5重中斷，中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán)1最高，主程序運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。 圖B3.2中出現(xiàn)了4重中斷。中斷過(guò)程如下：主程序運(yùn)行到T1時(shí)刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)；到T3時(shí)刻，優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求；暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。到T4時(shí)刻，又被優(yōu)先權(quán)2的中斷源所中斷，直到T6時(shí)刻，返回優(yōu)先權(quán)3的服務(wù)程序，到T7時(shí)刻

36、，又被優(yōu)先權(quán)1的中斷源所中斷，到T8時(shí)刻，優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序，直到T10優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序，優(yōu)先權(quán)4的服務(wù)程序到T11結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次。而優(yōu)先權(quán)5的中斷未產(chǎn)生。九十 本科生期末試卷 四 一 選擇題（每小題1分，共 10分） 1. 現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國(guó)歷史上的_即反映了二值邏輯的思想，它最早記載在_上，距今已有約_千年。A. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D.八卦圖、周易、三2. 8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍

37、是_。 A .128 +127 B. 127 +127 C. 129 +128 D.-128 +1283.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_。 A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn) B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 C. 階碼部件只進(jìn)行階碼相加、相減和比較操作 D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算4. 某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_ A. 64K B. 32K C. 64KB D. 32 KB 5. 雙端口存儲(chǔ)器在_情況下會(huì)發(fā)生讀/寫(xiě)沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的

38、數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器間接尋址方式中，操作數(shù)處在_。 A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆棧7. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。 A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行 B. 每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成8. 描述 PCI 總線中基本概念正確的句子是_。 A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線 B. PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送 C. PCI 設(shè)備一定是主設(shè)備 D. 系統(tǒng)中只允許有一條PCI總線

39、9. 一張3.5寸軟盤(pán)的存儲(chǔ)容量為_(kāi)MB，每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_。 A. 1.44MB ，512B B. 1MB，1024B C .2MB， 256B D .1.44MB，512KB10. 發(fā)生中斷請(qǐng)求的條件之一是_。 A. 一條指令執(zhí)行結(jié)束 B. 一次 I/O 操作結(jié)束 C. 機(jī)器內(nèi)部發(fā)生故障 D. 一次DMA 操作結(jié)束二 填空題（每小題3分，共15分） 1. 2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A._次。我國(guó)的B. _號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C. _次，使我國(guó)成為美國(guó)、日本后第三個(gè)擁有高速計(jì)算機(jī)的國(guó)家。 2. 一個(gè)定點(diǎn)數(shù)由A. _和B. _兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有

40、C. _和純整數(shù)之分。3. 對(duì)存儲(chǔ)器的要求是A. _，B. _，C. _。為了解決這三方面的矛盾 計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。4. 當(dāng)今的CPU 芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A. _，B. _ 運(yùn)算器和C. _管理等部件。5. 每一種外設(shè)都是在它自己的A。_控制下進(jìn)行工作，而A則通過(guò)B. _和C. _相連并受C 控制。三. （9分）設(shè)x補(bǔ) =x0.x1x2xn 。 求證：x = -x0 +xi2-i四.（9分）已知X=-0.01111，Y=+0.11001，求X補(bǔ)，-X補(bǔ)，Y補(bǔ)，-Y補(bǔ)，X+Y=？，X-Y=？五.（9分）以知cache 命中率 H=0.98，主存比cache 慢4倍

41、，以知主存存取周期為200ns，求cache/主存的效率和平均訪問(wèn)時(shí)間。六（10分）某計(jì)算機(jī)有8條微指令I(lǐng)1I8，每條微指令所包含的微命令控制信號(hào)見(jiàn)下表所示，aj 分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請(qǐng)安排微指令的控制字段格式。七（9分）參見(jiàn)圖，這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問(wèn)：（1） 在中斷情況下，CPU和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。（2） 若CPU現(xiàn)執(zhí)行設(shè)備B的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)是什么？如果CPU的執(zhí)行設(shè)備D的中斷服務(wù)程序，IM0,IM1,IM2的狀態(tài)又是什么？（3） 每一級(jí)的IM能否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)

42、行屏蔽？如果不能，采取什么方法可達(dá)到目的？（4） 若設(shè)備C一提出中斷請(qǐng)求，CPU立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？八（9分） 磁盤(pán)、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤(pán)以20s的間隔發(fā)DMA請(qǐng)求，磁帶以30s的間隔發(fā)DMA請(qǐng)求，打印機(jī)以120s的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制器每完成一次DMA傳輸所需時(shí)間為2s，畫(huà)出多路DMA控制器工作時(shí)空?qǐng)D。九（10分）機(jī)動(dòng)題十（10分）機(jī)動(dòng)題 本科生期末試卷四答案 一. 選擇題1. D 2. A 3. A，C 4. B 5. B 6. B 7. B 8. C 9. A 10.C二. 填空題1 A .10000億次 B. 神威 C. 3840億 2 A.

43、符號(hào)位 B. 數(shù)值域 C. 純小數(shù) 3 A.容量大 B. 速度快 C. 成本低 4 A. Cache B. 浮點(diǎn) C. 存儲(chǔ) 5 A.設(shè)備控制器 B. 適配器 C. 主機(jī)三證明：當(dāng) x 0 時(shí)，x0 = 0 ， x補(bǔ) = 0.x1x2xn = xi 2-i =x當(dāng) x < 0 時(shí)，x0= 1 ， x補(bǔ) = 1.x1x2xn =2+x所以 x= 1.x1x2xn - 2 = -1 + 0.x1x2xn = -1 + xi 2-i 綜合上述兩種情況，可得出：x = -x0 +xi2-i 四 解：X原=1.01111 X補(bǔ)=1.10001 -X補(bǔ)=0.01111 Y原=0.11001 Y補(bǔ)=0

44、.11001 -Y補(bǔ)=1.00111 X補(bǔ) 11.10001 + Y補(bǔ) 00.11001 X+Y補(bǔ) 00.01010 X+Y=+0.01010 X補(bǔ) 11.10001 + -Y補(bǔ) 11.00111 X-Y補(bǔ) 10.11000因?yàn)榉?hào)位相異，所以結(jié)果發(fā)生溢出。五解： R=Tm/Tc=4；Tc=Tm/4=50ns E=1/R+（1-R）H=1/4+（1-4）×0.98=0.94 Ta=Tc/E=Tc×4-3×0.98= 50×1.06=53ns。六解：為了壓縮指令字的長(zhǎng)度，必須設(shè)法把一個(gè)微指令周期中的互斥性微命令信號(hào)組合在一個(gè)小組中，進(jìn)行分組譯碼。經(jīng)分析，（e ,f ,h）和（b, i, j）可分別組成兩個(gè)小組