EDA設(shè)計(jì)II實(shí)驗(yàn)報(bào)告——多功能數(shù)字鐘

1、EDA設(shè)計(jì)IIEDA設(shè)計(jì)II課程實(shí)驗(yàn)報(bào)告姓名 學(xué)號(hào) 學(xué)院 指導(dǎo)教師 時(shí)間 2011年 05月 EDA設(shè)計(jì)II多功能數(shù)字鐘摘要：本實(shí)驗(yàn)利用Quartus II軟件設(shè)計(jì)多功能數(shù)字鐘并下載到Smart SOPC實(shí)驗(yàn)系統(tǒng)，實(shí)現(xiàn)校分、校時(shí)、清零、保持和整點(diǎn)報(bào)時(shí)等多種基本功能，以及鬧鐘等附加功能。本實(shí)驗(yàn)首先通過Quartus II 軟件對(duì)各模塊進(jìn)行原理圖設(shè)計(jì)，并進(jìn)行仿真調(diào)試，最后下載至實(shí)驗(yàn)平臺(tái)驗(yàn)證其功能。關(guān)鍵詞：多功能數(shù)字鐘 Quartus II軟件 仿真 封裝 校分 校時(shí) 清零 保持 整點(diǎn)報(bào)時(shí) 鬧鐘Abstract：The experiment is to design a multi-purpose

2、digital clock by Quartus II and then download to the test system of Smart SOPC. It can realize many functions such as minute adjusting, hour adjusting, resetting, keeping and reporting time on integral hour. Apart from this, it can also be used as a alarm clock. First of all, we design the schematic

3、 diagram of every part. In addition, we simulate through Quartus II. At last, we download it to the tests platform and test the function.Key words：multi-purpose digital clock Quartus II simulate seal minute- adjusting hour adjusting resetting keeping reporting time on integral hour alarm clock目錄一 設(shè)計(jì)

4、要求說明 3 1 實(shí)驗(yàn)?zāi)康?3 2 實(shí)驗(yàn)要求 3二 方案論證 4 1 總體電路圖 5 2 基本計(jì)時(shí)電路工作原理 5 3 附加鬧鐘電路工作原理 5 4 多功能數(shù)字鐘原理框圖 6三 基本計(jì)時(shí)電路各子模塊工作原理 6 1 脈沖發(fā)生電路 6 2 計(jì)時(shí)電路 10 3 校時(shí)、校分、保持、清零電路 14 4 動(dòng)態(tài)譯碼顯示電路 16 5 報(bào)時(shí)電路 18 6 消顫開關(guān)組電路 19 7 基本計(jì)時(shí)電路綜合 21四 鬧鐘電路子模塊工作原理 24 1 鬧鐘消顫開關(guān)與鬧鐘校時(shí)校分清零電路 24 2 鬧鐘與計(jì)時(shí)校時(shí)分復(fù)用電路 27 3 比較電路 28 4 2選1 顯示復(fù)用電路 28 5 鬧鐘與整點(diǎn)報(bào)時(shí)復(fù)用電路 29五 程序

5、下載 30六 實(shí)驗(yàn)總結(jié)與感想 30 1 實(shí)驗(yàn)中出現(xiàn)的問題總結(jié) 30 2 實(shí)驗(yàn)感想 311、 設(shè)計(jì)要求說明1、實(shí)驗(yàn)?zāi)康?） 掌握較為復(fù)雜邏輯電路的設(shè)計(jì)方法。2） 進(jìn)一步學(xué)習(xí)用VHDL語言描述邏輯電路。2、實(shí)驗(yàn)要求1）設(shè)計(jì)一個(gè)具有校時(shí)、校分、清零、保持和整點(diǎn)報(bào)時(shí)功能的數(shù)字鐘。2）對(duì)數(shù)字鐘采用層次化的方法進(jìn)行設(shè)計(jì)，要求設(shè)計(jì)層次清晰、合理；構(gòu)成整個(gè)設(shè)計(jì)的功能模塊既可采用原理圖輸入法實(shí)現(xiàn)，也可采用文本輸入法實(shí)現(xiàn)。3）數(shù)字鐘的具體設(shè)計(jì)要求如下：（1）能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能；（2）分別由六個(gè)數(shù)碼管顯示時(shí)分秒的計(jì)時(shí)；（3）K1是系統(tǒng)的使能開關(guān)（K1=0正常工作，K1=1時(shí)鐘保持不變）；（4）K2是系統(tǒng)

6、的清零開關(guān)（K2=0正常工作，K2=1時(shí)鐘的分、秒全清零）；（5）K3是系統(tǒng)的校分開關(guān)（K3=0正常工作，K3=1時(shí)可以快速校分）；（6）K4是系統(tǒng)的校時(shí)開關(guān)（K4=0正常工作，K4=1時(shí)可以快速校時(shí)）；（7）使時(shí)鐘具有整點(diǎn)報(bào)時(shí)功能（當(dāng)時(shí)鐘計(jì)到5953”時(shí)開始報(bào)時(shí)，在5953”， 5955”，5957”時(shí)報(bào)時(shí)頻率為512Hz，5959”時(shí)報(bào)時(shí)頻率為1KHz）；4）在以上所述的基本功能的基礎(chǔ)上，實(shí)現(xiàn)附加功能：鬧鐘功能：鬧鐘功能是通過開關(guān)K6切換顯示至鬧鐘界面，利用校分和校時(shí)復(fù)用開關(guān)K3、K4為鬧鐘設(shè)定時(shí)間，對(duì)鬧鐘時(shí)間設(shè)定時(shí)并且不影響數(shù)字鐘計(jì)時(shí)。開關(guān)K7為鬧鈴開關(guān)，當(dāng)K7=0時(shí)鬧鐘定時(shí)到時(shí)鬧鈴不響

7、，K7=1時(shí)鬧鐘定時(shí)到時(shí)音樂鬧鈴響起。2、 方案論證（整體電路的工作原理）1、總體電路圖說明：K1=0時(shí)正常工作，K1=1時(shí)保持；對(duì)應(yīng)于電路圖中kbao K2=0時(shí)正常工作，K2=1時(shí)清零；對(duì)應(yīng)于電路圖中kql K3=0時(shí)正常工作，K3=1時(shí)給電路快速校分；對(duì)應(yīng)于電路圖中kmin K4=0時(shí)正常工作，K4=1時(shí)給電路快速校時(shí)；對(duì)應(yīng)于電路圖中khour K6=0時(shí)顯示基本計(jì)時(shí)，K6=1時(shí)顯示鬧鈴設(shè)定時(shí)間；對(duì)應(yīng)于kalarm K7=0時(shí)鬧鈴關(guān)閉，K7=1時(shí)鬧鈴開啟；對(duì)應(yīng)于電路圖中klj2、基本計(jì)時(shí)電路工作原理 數(shù)字計(jì)時(shí)器由脈沖發(fā)生電路、計(jì)時(shí)電路、動(dòng)態(tài)譯碼顯示電路和控制電路等幾部分構(gòu)成，其中控制電路

8、包含校分、校時(shí)、保持和清零電路?；竟δ懿糠值脑砜驁D如下：其中，脈沖發(fā)生電路將實(shí)驗(yàn)箱提供的48Mhz的頻率分成電路所需要的頻率（1khz，500hz，2hz，1hz）；計(jì)時(shí)電路由計(jì)數(shù)器構(gòu)成，時(shí)位是模24的計(jì)數(shù)器，分位和秒位是模60的計(jì)數(shù)器，秒個(gè)位由脈沖發(fā)生電路產(chǎn)生的1hz脈沖進(jìn)行計(jì)數(shù)，形成時(shí)鐘；計(jì)時(shí)電路與動(dòng)態(tài)譯碼顯示電路相連，將時(shí)間顯示在六個(gè)七段數(shù)碼管上，并驅(qū)動(dòng)報(bào)時(shí)電路進(jìn)行整點(diǎn)報(bào)時(shí)；動(dòng)態(tài)譯碼顯示電路由數(shù)據(jù)選擇器、譯碼器、數(shù)碼管以及一個(gè)用于控制的計(jì)數(shù)器組成，當(dāng)閃爍頻率大于人眼的分辨頻率時(shí)，就能實(shí)現(xiàn)動(dòng)態(tài)顯示；報(bào)時(shí)電路在5953”, 5955”,5957”時(shí)使用500hz的頻率報(bào)時(shí)， 5959”時(shí)

9、用1khz的頻率報(bào)時(shí)；清零電路使系統(tǒng)的時(shí)、分以及秒同時(shí)歸零；校時(shí)分電路對(duì)時(shí)、分提供快速校準(zhǔn)；保持電路使電路停止計(jì)時(shí)，顯示當(dāng)前的時(shí)間。3、附加鬧鐘電路工作原理鬧鐘電路包括：鬧鐘校時(shí)分與計(jì)時(shí)校時(shí)分復(fù)用電路、2選1電路（鬧鐘和計(jì)時(shí)電路復(fù)用輸出）、鬧鐘開關(guān)消顫電路、鬧鐘校時(shí)分清零電路、比較電路（比較時(shí)間與鬧鐘設(shè)定的時(shí)間）、報(bào)時(shí)電路等。鬧鐘電路與計(jì)時(shí)電路共用校時(shí)、校分開關(guān)K4、K3，通過開關(guān)K6（Kalarm）切換計(jì)時(shí)和鬧鐘顯示，K6=0時(shí)計(jì)時(shí)電路校時(shí)分，K6=1時(shí)鬧鐘設(shè)定時(shí)間校分、時(shí)；鬧鐘設(shè)定時(shí)間與計(jì)時(shí)電路時(shí)間通過2選1電路復(fù)用輸出；比較電路判斷計(jì)時(shí)時(shí)間與鬧鐘設(shè)定時(shí)間是否相同，從而達(dá)到定時(shí)鬧鈴的功能；

10、報(bào)時(shí)電路使得整點(diǎn)報(bào)時(shí)與鬧鈴功能復(fù)用蜂鳴器。4、多功能數(shù)字鐘原理框圖報(bào)時(shí)電路2選1復(fù)用電路開關(guān)消顫電路組清零保持電路校時(shí)分電路鬧鐘電路計(jì)時(shí)電路脈沖發(fā)生電路譯碼顯示電路3、 基本計(jì)時(shí)電路各子模塊工作原理1、 脈沖發(fā)生電路脈沖發(fā)生電路將實(shí)驗(yàn)箱提供的48MHz的頻率分頻成1Hz（供系統(tǒng)時(shí)鐘），2Hz（快速校分、校時(shí)）以及1KHz和500Hz（供鬧鐘電路）。具體見下：（1）模塊封裝：（2） 內(nèi)部電路：1.1 3分頻電路：（1）模塊封裝：（2）內(nèi)部電路：此處3分頻電路由74163用置數(shù)法實(shí)現(xiàn),使用74163組成模3計(jì)數(shù)器實(shí)現(xiàn)3分頻。（3） 仿真波形：1.2 2分頻電路：（1）模塊封裝：（2）內(nèi)部電路：此處

11、2分頻電路亦由74163用置數(shù)法實(shí)現(xiàn),使用74163組成模2計(jì)數(shù)器實(shí)現(xiàn)2分頻。（3） 仿真波形：1.3 24分頻電路：（1）模塊封裝：（2）內(nèi)部電路：24分頻電路由3分頻電路與3個(gè)2分頻電路組成。（3）仿真波形：1.4 1000分頻電路：（1）模塊封裝：（2）內(nèi)部電路：1000分頻電路由3個(gè)模10計(jì)數(shù)器組成，每個(gè)模10計(jì)數(shù)器由74160用反饋復(fù)位法實(shí)現(xiàn)，從QC端輸出，使分頻后高電平和低電平之比接近1。（3）仿真波形：2、 計(jì)時(shí)電路計(jì)時(shí)電路包括秒、分、時(shí)三個(gè)模塊，依次進(jìn)位。其中，秒和分模塊類似，都是一個(gè)模60計(jì)數(shù)器，只是秒模塊的進(jìn)位為1Hz脈沖，而分模塊的時(shí)鐘為秒模塊的進(jìn)位，時(shí)模塊是一個(gè)模24計(jì)

12、數(shù)器，其時(shí)鐘為分模塊的進(jìn)位。具體見下：2.1 秒計(jì)時(shí)模塊：（1）模塊封裝：管腳說明： 輸入：60s為外部的1Hz脈沖，clear為清零信號(hào)。 輸出：o1至o4為秒個(gè)位，o5至o8為秒十位，sec_to_min為秒向分的進(jìn)位。（2）內(nèi)部電路：秒計(jì)時(shí)模塊的實(shí)質(zhì)是一個(gè)模60計(jì)數(shù)器。圖中，前一個(gè)74160為個(gè)位，后一個(gè)為十位，每當(dāng)個(gè)位計(jì)數(shù)到1001時(shí)，ROC由0變?yōu)?，將十位的ENT置位，十位的74160計(jì)1，當(dāng)十位的計(jì)數(shù)到5（0101），個(gè)位的計(jì)數(shù)到9（1001）時(shí)，置位兩個(gè)計(jì)數(shù)器，重新由0開始，這樣就完成了模60計(jì)數(shù)。74160置位端LDN低電平有效，因此將59時(shí)個(gè)位的,十位的與非之后送給LDN。

13、在0到59之間時(shí)，LDN=1，無效；59時(shí)，LDN=0，計(jì)數(shù)器將被置位為0。（3）仿真波形：2.2 分計(jì)時(shí)模塊：（1）模塊封裝：管腳說明： 輸入：sec_to_min為秒向分的進(jìn)位，clearmin為清零信號(hào)。 輸出：minge1至minge4為分個(gè)位，minshi5至minshi8為分十位，min_to_hour為分向時(shí)的進(jìn)位。（2）內(nèi)部電路：分計(jì)時(shí)模塊的原理同秒計(jì)時(shí)模塊，在此不再贅述（3）仿真波形：2.3 小時(shí)計(jì)時(shí)模塊：（1）模塊封裝：管腳說明： 輸入：min_to_hour為分向時(shí)的進(jìn)位，clearh為清零信號(hào)。 輸出：hge1至hge4為時(shí)個(gè)位，hshi5至hshi8為時(shí)十位。（2）內(nèi)

14、部電路：小時(shí)計(jì)時(shí)模塊是一個(gè)模24計(jì)數(shù)器。模24計(jì)數(shù)器原理與模60計(jì)數(shù)器類似，個(gè)位為3，十位為2時(shí)置位為0，即將個(gè)位的和十位的經(jīng)與非門接入LDN。（3）仿真波形：3、校時(shí)、校分、保持、清零電路3.1 校時(shí)、校分、保持電路：（1）模塊封裝：管腳說明： 輸入：2hz為外部脈沖，用來校時(shí)分；1hz為計(jì)時(shí)脈沖；sec_to_min為秒計(jì)時(shí)電路輸出的進(jìn)位；min_to_hour為分計(jì)時(shí)電路輸出的進(jìn)位；re_hour為校時(shí)開關(guān)；re_min為校分開關(guān)；re_keep為保持開關(guān)。輸出：signal為秒計(jì)時(shí)電路輸入的計(jì)時(shí)脈沖；re_min_out為分計(jì)時(shí)電路的輸入脈沖；re_hour_out為時(shí)計(jì)時(shí)電路的輸入脈

15、沖。（2）內(nèi)部電路：由圖可見，當(dāng)保持開關(guān)re_keep為低電平時(shí)，正常計(jì)時(shí)；為高電平時(shí)，秒個(gè)位無時(shí)鐘信號(hào)輸入，從而整個(gè)系統(tǒng)處于保持狀態(tài)。當(dāng)校分開關(guān)re_min=1時(shí)，秒不再計(jì)時(shí)，同時(shí)屏蔽了秒向分的進(jìn)位輸入，使得進(jìn)位脈沖為2hz，從而實(shí)現(xiàn)快速校分；當(dāng)校時(shí)開關(guān)re_hour=1時(shí)，秒不再計(jì)時(shí)，同時(shí)屏蔽了分向時(shí)的進(jìn)位，進(jìn)位脈沖為2hz，實(shí)現(xiàn)快速校時(shí)。本電路校時(shí)分的時(shí)候秒計(jì)時(shí)是停止的，這樣做有利于精確的校分校時(shí)，以免進(jìn)位打亂已經(jīng)校好的時(shí)間。（3）仿真波形：3.2 清零電路：將清零開關(guān)K2分別接到秒、分、時(shí)計(jì)時(shí)電路的清零端clear、clearmin、clearh，當(dāng)其為高電平時(shí)秒、分、時(shí)同時(shí)清零。4、

16、動(dòng)態(tài)譯碼顯示電路4.1 動(dòng)態(tài)譯碼顯示電路原理：顯示電路主要由數(shù)據(jù)選擇器74151、譯碼器74138、計(jì)數(shù)器、顯示譯碼器7447和數(shù)碼顯示管組成。顯示電路示意圖如下：用動(dòng)態(tài)掃描顯示法進(jìn)行數(shù)據(jù)顯示，即每次只顯示一位，按照一定的顯示時(shí)間間隔輪流顯示。每個(gè)顯示位均為四位二進(jìn)制數(shù)，所以需要4片數(shù)選器；要顯示的位有時(shí)分秒6位（HH,HL,MH,ML,SH,SL）。數(shù)選器的選擇信號(hào)有三位，要用一個(gè)模8循環(huán)計(jì)數(shù)器作為數(shù)選器的地址選擇端，供輪流選擇帶顯示的數(shù)據(jù)；此外，還要用一個(gè)3-8譯碼器74138來選擇數(shù)碼管(DIG位)來顯示對(duì)應(yīng)的數(shù)據(jù)。4.2 動(dòng)態(tài)譯碼顯示模塊：（1）模塊封裝：管腳說明： 輸入：o1至o4為

17、秒個(gè)位，o5至o8為秒十位，minge1至minge4為分個(gè)位，minshi5至minshi8為分十位，hge1至hge4為時(shí)個(gè)位，hshi5至hshi8為時(shí)十位，1khz為掃描頻率。 輸出：a至g為數(shù)碼管的七段，EN0至EN5為控制七個(gè)數(shù)碼管的使能端。（2）內(nèi)部電路：計(jì)數(shù)器74161設(shè)計(jì)為模8的循環(huán)計(jì)數(shù)器，其輸出既作為4片74151的控制端，又作為38譯碼器74138的控制端。當(dāng)計(jì)數(shù)器計(jì)數(shù)到某一個(gè)數(shù)值時(shí)，四片74151同時(shí)選取對(duì)應(yīng)位的輸入組成計(jì)時(shí)器某一位的BCD編碼，接入顯示譯碼器7447，與此同時(shí)根據(jù)計(jì)數(shù)器的數(shù)值，74138譯碼器也通過數(shù)碼管的使能端選擇對(duì)應(yīng)位有效，從而在實(shí)驗(yàn)箱上顯現(xiàn)數(shù)據(jù)。

18、掃描的頻率為1KHz,因?yàn)槿搜鄣囊曈X暫留效應(yīng)，會(huì)感覺七個(gè)數(shù)碼管同時(shí)顯示。（3）仿真波形：5、報(bào)時(shí)電路（1）模塊封裝：管腳說明：輸入：1khz與500hz為報(bào)時(shí)電路的兩種驅(qū)動(dòng)頻率，o1至o4為秒個(gè)位，o5、o7為秒十位的低1位和低3位，minge1、minge4為分個(gè)位的低1位和低4位，minshi5、minshi7為分十位的低1位和低3位。輸出：baoshi接蜂鳴器，整點(diǎn)時(shí)進(jìn)行報(bào)時(shí)。（2）內(nèi)部電路：當(dāng)計(jì)時(shí)到5953”, 5955”,5957”時(shí)，分別發(fā)出一聲較低的蜂鳴聲（500hz）；當(dāng)計(jì)時(shí)到5959”時(shí)，發(fā)出一聲較高的蜂鳴聲（1khz）。需要在某時(shí)刻報(bào)時(shí)，就在時(shí)刻輸出信號(hào)1作為觸發(fā)信號(hào)，選通

19、報(bào)時(shí)脈沖信號(hào)進(jìn)行報(bào)時(shí)。5953”對(duì)應(yīng)的四個(gè)輸出分別為：0101，1001，0101, 0011；5955”對(duì)應(yīng)的四個(gè)輸出分別為：0101，1001，0101, 0101；5957”對(duì)應(yīng)的四個(gè)輸出分別為：0101，1001，0101, 0111；5959”對(duì)應(yīng)的四個(gè)輸出分別為：0101，1001，0101，1001；可見，報(bào)時(shí)功能選擇出的高電平輸出端的分十位，分個(gè)位，秒十位均是相同的，即0101，1001，0101；但秒個(gè)位是不同的，對(duì)應(yīng)于0011,0101,0111,1001；但報(bào)時(shí)的頻率并不相同，設(shè)是報(bào)時(shí)函數(shù)，是500hz報(bào)時(shí)函數(shù)，是1khz報(bào)時(shí)函數(shù)。均為高電平時(shí)報(bào)時(shí)。則有=+?？梢詫⒑瘮?shù)寫

20、為：再加上前面的分十位，分個(gè)位，秒十位的約束條件，就可以化簡得到：由此函數(shù)即可以實(shí)現(xiàn)報(bào)時(shí)電路。（3）仿真波形：6、消顫開關(guān)組電路6.1 單個(gè)消顫開關(guān)模塊：（1）模塊封裝：管腳說明：輸入：ki為開關(guān)輸入；2hz為消顫延時(shí)頻率。輸出：ko為開關(guān)輸出。（2）內(nèi)部電路：消顫開關(guān)其實(shí)就是一個(gè)D觸發(fā)器，利用D觸發(fā)器鎖存開關(guān)的動(dòng)作信號(hào)，并且屏蔽抖動(dòng)。（3）仿真波形：6.2 消顫開關(guān)組模塊（1）模塊封裝：管腳說明：輸入：2hz為消顫延時(shí)頻率；re_keep為保持開關(guān)輸入；re_hour為校時(shí)開關(guān)輸入；re_min為校分開關(guān)輸入；clear為清零開關(guān)輸入。輸出：re_keep1為保持開關(guān)輸出；re_hour1為

21、校時(shí)開關(guān)輸出；re_min1為校分開關(guān)輸出；clear為清零開關(guān)輸出。（2）內(nèi)部電路：消顫開關(guān)組電路即把各開關(guān)的消顫電路集合在一起。（3）仿真波形：7、 基本計(jì)時(shí)電路綜合基本計(jì)時(shí)電路由前面已經(jīng)討論過的脈沖發(fā)生電路模塊、計(jì)時(shí)電路模塊、動(dòng)態(tài)顯示譯碼模塊、校時(shí)、校分、保持、清零電路模塊和報(bào)時(shí)電路模塊組成。具體組合如下：7.1 計(jì)時(shí)校分組合：（1）模塊封裝：（2）內(nèi)部電路：（3）仿真波形：7.2 計(jì)時(shí)校分報(bào)時(shí)組合：（1）模塊封裝：（2）內(nèi)部電路：7.3 基本總計(jì)時(shí)電路：（1）模塊封裝：管腳說明： 輸入：48mhz為實(shí)驗(yàn)箱提供的的頻率；re_hour_k為校時(shí)開關(guān)輸入；re_min_k為校分開關(guān)輸入；c

22、lear_k為清零開關(guān)輸入；re_keep_k為保持開關(guān)輸入。輸出：a至g為數(shù)碼管的七段，EN0至EN5為控制七個(gè)數(shù)碼管的使能端，baoshi接蜂鳴器。（2）內(nèi)部電路： 內(nèi)部電路即為前面所討論各部分的組合，在此不再贅述。4、 鬧鐘電路子模塊工作原理1、鬧鐘消顫開關(guān)與鬧鐘校時(shí)校分清零電路（1）模塊封裝：管腳說明： 輸入：2hz為校分時(shí)脈沖以及消顫開關(guān)脈沖；khour0為校時(shí)開關(guān)輸入；kmin為校分開關(guān)輸入；kql0為清零開關(guān)輸入。輸出：minge1至minge4為分個(gè)位，minshi5至minshi8為分十位，hge1至hge4為時(shí)個(gè)位，hshi5至hshi8為時(shí)十位，用于輸出到動(dòng)態(tài)顯示模塊顯示

23、。（2）內(nèi)部電路：內(nèi)部電路為兩部分電路的封裝，下面分別討論：1.1 鬧鐘消顫開關(guān)：（1）模塊封裝：（2）內(nèi)部電路：鬧鐘消顫開關(guān)電路與計(jì)時(shí)部分消顫開關(guān)原理一樣，在此不再討論。（3）仿真波形：1.2 鬧鐘校時(shí)校分清零電路：（1）模塊封裝：（2）內(nèi)部電路：由內(nèi)部電路可見，鬧鐘的校時(shí)分清零模塊是基于計(jì)時(shí)模塊的。但是沒有計(jì)時(shí)部分的復(fù)雜，此處相對(duì)于計(jì)時(shí)部分做了一點(diǎn)改動(dòng)。首先，在電路中取消了分向時(shí)的進(jìn)位。這樣做是為了防止當(dāng)我們已經(jīng)校好小時(shí)再校分的時(shí)侯，有可能產(chǎn)生分向時(shí)的進(jìn)位，這樣會(huì)改變已經(jīng)校好的小時(shí)，因此有必要取消。同時(shí)在實(shí)際應(yīng)用中也沒有進(jìn)位的必要。其次，電路中只有定時(shí)頻率2hz輸入，加上沒有秒向分的進(jìn)位問

24、題，故不需考慮相互之間的配合，校分校時(shí)部分相互之間是獨(dú)立的，從而簡化了控制電路。2、鬧鐘與計(jì)時(shí)校時(shí)分復(fù)用電路（1）模塊封裝：管腳說明： 輸入：khou為校時(shí)開關(guān)輸入；kmin為校分開關(guān)輸入；kalarm為鬧鐘開關(guān)。輸出：halarm,malarm分別為鬧鐘部分的校時(shí)、校分開關(guān)信號(hào)；kalarm1,kalarm0為鬧鐘信號(hào)；mclock,hclock分別為計(jì)時(shí)部分的校分、校時(shí)開關(guān)信號(hào)。（2）內(nèi)部電路：此電路的目的是節(jié)約開關(guān)，即使鬧鐘電路與計(jì)時(shí)校時(shí)分電路實(shí)現(xiàn)復(fù)用。當(dāng)kalarm = 0時(shí)，電路輸出的為計(jì)時(shí)電路的校分、校時(shí)開關(guān)信號(hào)；當(dāng)kalarm=1時(shí)，電路輸出的為鬧鐘設(shè)定時(shí)間的校時(shí)、校分信號(hào)。3、

25、 比較電路（比較時(shí)間與鬧鐘設(shè)定的時(shí)間）（1）模塊封裝：管腳說明： 輸入：alm15至alm0為鬧鐘設(shè)定的分、時(shí)的十位和個(gè)位的BCD碼；nor15至nor0為計(jì)時(shí)電路所計(jì)的時(shí)間的分、時(shí)的十位和個(gè)位BCD碼；klj為鬧鈴開關(guān)，用于控制鬧鐘到設(shè)定時(shí)間時(shí)是否響鬧鈴以及關(guān)閉鬧鈴。 輸出：comp為計(jì)時(shí)時(shí)間與鬧鐘設(shè)定時(shí)間的比較值，相同時(shí)則為1，驅(qū)動(dòng)蜂鳴器蜂鳴。（2）內(nèi)部電路：比較電路是一個(gè)由異或門組成的16位比較器，只有當(dāng)計(jì)時(shí)輸出與鬧鐘定時(shí)輸出的每一位都相同時(shí)，四與門輸出的comp為高電平。4、 2選1顯示復(fù)用電路（實(shí)現(xiàn)計(jì)時(shí)與鬧鐘校分時(shí)顯示切換）（1）模塊封裝：管腳說明：輸入：kalm為鬧鐘開關(guān)；nml0

26、3,nmh03,nhl03,nhh03為計(jì)時(shí)模塊的分、時(shí)的個(gè)位、十位BCD碼輸出；aml03,amh03,ahl03,ahh03為鬧鐘模塊的分、時(shí)的BCD碼輸出。輸出：xml03,xmh03,xhl03,xhh03為2選1顯示復(fù)用電路輸出的分、時(shí)BCD碼。（2）內(nèi)部電路：2選1顯示復(fù)用電路實(shí)際上就是16位的2選1數(shù)據(jù)選擇器，數(shù)據(jù)選擇器由4個(gè)4位2選1數(shù)據(jù)選擇器74157組成，通過鬧鐘開關(guān)kalarm選擇輸出的數(shù)據(jù)。當(dāng)kalarm=0時(shí)，輸出計(jì)時(shí)電路的分、時(shí)；當(dāng)kalarm=1時(shí)，輸出鬧鐘對(duì)應(yīng)的分、時(shí)。5、 鬧鐘與整點(diǎn)報(bào)時(shí)復(fù)用電路（1）模塊封裝：管腳說明：輸入：baoshi為計(jì)時(shí)電路整點(diǎn)報(bào)時(shí)輸出

27、端；comp為計(jì)時(shí)時(shí)間與鬧鐘設(shè)定時(shí)間的比較值，相同時(shí)則為1，否則為0；1khz為蜂鳴器報(bào)時(shí)的頻率，由脈沖發(fā)生電路產(chǎn)生。輸出：fengming為鬧鐘與整點(diǎn)報(bào)時(shí)輸出，接至蜂鳴器。（2）內(nèi)部電路：報(bào)時(shí)電路實(shí)際上是1khz脈沖信號(hào)與整點(diǎn)報(bào)時(shí)信號(hào)的選擇電路，電路中脈沖信號(hào)通過comp端選擇是否輸入。當(dāng)整點(diǎn)報(bào)時(shí)信號(hào)到達(dá)整點(diǎn)時(shí)即有效，但是由comp信號(hào)控制是否輸出，當(dāng)comp=0，即鬧鈴未響時(shí)，整點(diǎn)報(bào)時(shí)信號(hào)正常輸出給蜂鳴器；當(dāng)comp=1，即鬧鈴響時(shí)，若此時(shí)有整點(diǎn)報(bào)時(shí)信號(hào)，則無法輸出到蜂鳴器，如此設(shè)計(jì)的目的是為了防止鬧鈴響時(shí)，整點(diǎn)報(bào)時(shí)會(huì)影響鬧鈴。5、 程序下載將編譯好的程序下載至FPGA芯片之前，首先要進(jìn)行

28、管腳的分配。最終分配的結(jié)果見下圖：分配完管腳后，進(jìn)行全程編譯，并進(jìn)行一系列設(shè)定，即可下載所需程序，下載完成后，可在實(shí)驗(yàn)平臺(tái)上看到計(jì)時(shí)效果，對(duì)開關(guān)進(jìn)行相應(yīng)操作，即可實(shí)現(xiàn)計(jì)時(shí)校時(shí)分、鬧鐘校時(shí)分、整點(diǎn)報(bào)時(shí)、鬧鐘鬧鈴等設(shè)計(jì)要求。6、 實(shí)驗(yàn)總結(jié)與感想1、 實(shí)驗(yàn)中出現(xiàn)的問題總結(jié) 本次EDA設(shè)計(jì)II是用Quartus II軟件進(jìn)行設(shè)計(jì)，使用的是之前沒接觸過的軟件，所以在實(shí)驗(yàn)前需要認(rèn)真預(yù)習(xí)及聽取老師的講解。首先，在第一天的實(shí)驗(yàn)中，我需要做的就是聽取老師對(duì)本次實(shí)驗(yàn)設(shè)計(jì)的介紹及對(duì)實(shí)驗(yàn)軟件的講解，由于對(duì)軟件的使用有些陌生，故第一天的時(shí)間主要花在了熟悉軟件上面，通過不斷地使用軟件才能對(duì)軟件熟悉使用。其次，第二天就開始正式進(jìn)行實(shí)驗(yàn)的設(shè)計(jì)，最初需要進(jìn)行的是