基于LC1860SDR平臺的波形設(shè)計(jì)和優(yōu)化

1、    基于lc1860sdr平臺的波形設(shè)計(jì)和優(yōu)化    屠新雅【摘 要】lc1860平臺芯片作為國產(chǎn)化芯片的代表，其架構(gòu)和配置與目前移動(dòng)通信領(lǐng)域主流的2g3g4g標(biāo)準(zhǔn)具有綁定關(guān)系，因而該芯片在通用性方面具有一定的限制。本文從該芯片的架構(gòu)和軟件模塊部署出發(fā)，針對該平臺通信處理單元的數(shù)據(jù)處理性能、存儲空間和硬件資源等方面進(jìn)行研究，并提供物理層算法實(shí)現(xiàn)的優(yōu)化方案，為其他通用波形的設(shè)計(jì)和實(shí)現(xiàn)提供依據(jù)。【關(guān)鍵詞】lc1860平臺；通用性；數(shù)據(jù)處理性能；波形設(shè)計(jì)0 前言lc1860平臺芯片是大唐聯(lián)芯科技有限公司研制的一款通信處理芯片。該芯片在設(shè)計(jì)之初是基于目前民用

2、通信領(lǐng)域流行的2g、3g、4g標(biāo)準(zhǔn)，因而其基帶和射頻的配置、數(shù)字信號處理資源均與2g、3g、4g標(biāo)準(zhǔn)存在綁定關(guān)系，從而造成該芯片在通用性方面具有一定的限制。近年來隨著各領(lǐng)域國產(chǎn)化需求的不斷提高，該芯片的使用場景不再僅限于原有的2g、3g、4g標(biāo)準(zhǔn)，更擴(kuò)展到某些特定應(yīng)用場景下的波形。因而在該平臺進(jìn)行其他物理波形的設(shè)計(jì)和移植之前，必須對該平臺的處理性能、驅(qū)動(dòng)配置等方面進(jìn)行充分研究。本文從該芯片的架構(gòu)出發(fā)，針對該平臺通信處理單元的數(shù)據(jù)處理性能、存儲空間和硬件資源等方面進(jìn)行充分研究，并提出物理層算法實(shí)現(xiàn)的優(yōu)化方案，為其他通信系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)提供依據(jù)。1 lc1860平臺概述和軟件部署lc1860芯片整

3、體分為 ap、cp和頂層3個(gè)部分，其中cp為通信處理單元。cp端包含3個(gè)核心，即cp_a7、x1643和xc4210等。由于x1643具有低功耗和高密度軟件的特點(diǎn)，同時(shí)可訪問rf等其他子系統(tǒng)及其存儲空間，因而可用于收發(fā)流程控制和各類外設(shè)驅(qū)動(dòng)；而xc4210含有較多的片內(nèi)存儲資源，同時(shí)集成了矢量運(yùn)算單元和8個(gè)硬加速器模塊，適合用于各類數(shù)學(xué)運(yùn)算和通信信號處理?；谝陨咸攸c(diǎn)，通信信號處理軟件模塊部署可按照圖1的方式。按照以上部署，xc4210核心將承擔(dān)大量數(shù)據(jù)流交互和運(yùn)算工作，因而設(shè)計(jì)過程中對于該核心的存儲訪問速度和運(yùn)算效率具有較高的要求。根據(jù)芯片使用手冊，xc4210不僅可以直接訪問核心內(nèi)存儲子系

4、統(tǒng)的存儲空間（tcm），還可通過總線等訪問核心外的ddr空間和核心間的共享ram空間（shareram）。2 xc4210性能研究2.1 存儲訪問速度xc4210對于核內(nèi)存儲空間可直接訪問，而核外空間則需要通過總線進(jìn)行訪問，因此xc4210訪問核內(nèi)存儲空間的速度明顯優(yōu)于片外空間。對于各存儲空間的訪問延遲和空間如表1所示。2.2 標(biāo)量運(yùn)算速度由于訪問延遲存在差異，系統(tǒng)對于不同存儲空間的變量處理速度必然存在差距。以固定次數(shù)的單種運(yùn)算所需的時(shí)間作為評估標(biāo)準(zhǔn)，同時(shí)選擇ti公司的c64x+系列dsp芯片作為參照系，對xc4210芯片的不同存儲空間的處理速度進(jìn)行分析，評估結(jié)果如表2所示。根據(jù)對比測試結(jié)果，

5、可以得出以下結(jié)論：1）變量的存儲位置對于xc4210運(yùn)算效率有顯著的影響，其中，存儲于dtcm最快，shareram其次， dram最慢（每兩種運(yùn)算之間的運(yùn)行時(shí)間呈24倍關(guān)系）。因此，xc4210的運(yùn)算數(shù)據(jù)存放在片上的dtcm空間時(shí)運(yùn)算速度最快。2）當(dāng)指令和數(shù)據(jù)都存儲于片內(nèi)的tcm空間時(shí)，xc4210的標(biāo)量運(yùn)算速度比dm6446慢60%，因此xc4210的標(biāo)量運(yùn)算速度低于同等級別的ti芯片。2.3 矢量運(yùn)算速度xc4210核心包含2個(gè)矢量運(yùn)算單元，該單元采用并行運(yùn)算操作的方式來提升總體的運(yùn)算速度。每條指令都可以支持處理16個(gè)16bit數(shù)（或者8個(gè)32bit數(shù)）的操作。運(yùn)算操作包含載入、載出、加

6、、減、乘、除等，可以利用該矢量單元實(shí)現(xiàn)相關(guān)、頻偏估計(jì)等眾多的向量類運(yùn)算。采用標(biāo)量和矢量兩種方式實(shí)現(xiàn)多種數(shù)據(jù)點(diǎn)數(shù)m和相關(guān)長度n的卷積計(jì)算（卷積計(jì)算中包含（n-1）*m次加法和n*m次復(fù)數(shù)乘法），比較二者的運(yùn)算時(shí)間（-o3優(yōu)化）如下表所示。通過比較可以發(fā)現(xiàn)：矢量運(yùn)算在數(shù)據(jù)流處理中可以將運(yùn)算時(shí)間降低至原來的1/10。3 物理層算法優(yōu)化方案傳統(tǒng)的信號處理流程包含收發(fā)兩個(gè)子流程。發(fā)送流程包括編碼、交織、擴(kuò)頻、調(diào)制等過程；接收流程包括頻偏校正、均衡、解交織、解交織、譯碼等過程。每個(gè)過程的運(yùn)算處理時(shí)間決定了信息處理速度，因而在實(shí)現(xiàn)過程中應(yīng)在保證系統(tǒng)正常運(yùn)行的基礎(chǔ)上，充分利用核心資源，提高算法處理效率。依據(jù)對

7、xc4210核心內(nèi)資源的評估結(jié)論，在算法實(shí)現(xiàn)過程中，針對不同的處理模塊可選擇以下三種優(yōu)化方式：1）對于使用過于頻繁的操作選擇片內(nèi)空間處理使用；2）可并行處理的操作采用矢量處理方式；3）采用硬件加速器，實(shí)現(xiàn)fft/ifft/nco和turbo譯碼。通過這三種優(yōu)化方式對收發(fā)流程中的各個(gè)關(guān)鍵模塊進(jìn)行優(yōu)化，信號處理的效率可顯著提高。信息原長度固定為32768時(shí)，各模塊優(yōu)化前后的處理時(shí)間如表4所示?！緟⒖嘉墨I(xiàn)】1張磊.lc1860平臺芯片在無人機(jī)中的應(yīng)用j.中國集成電路，2016.10（209）18-20.責(zé)任編輯：朱麗娜endprint科技視界2017年9期科技視界的其它文章高校物流管理基礎(chǔ)課程教學(xué)探索ba