折疊式共源共柵運算放大器設(shè)計實驗

1、西安交通大學(xué)國家集成電路人才培養(yǎng)基地因家集成電路人才堵靠基地梆效電路高級實驗（6）萬折疊大運算放大第2006-07西安交通大學(xué)國家集成電路人才培養(yǎng)基地第i頁,共20頁西安交通大學(xué)集成電路人才培養(yǎng)基地設(shè)計步驟:2.1.2.電路設(shè)計按照卜.圖進行電路設(shè)計，運放采用折疊式共源共柵啟動cadence工具在 ternmial 中輸入 cds . setup icfb&1.設(shè)計目的:設(shè)計共源共柵運算放大器，使其滿足vdd=3.3v,功率p=10mw,輸出擺幅為l95v, 增益av80dbo使用smic 0. 18um 3. 3v cmos工藝3. 3v晶體管模型。學(xué)習(xí)差動放大器dc掃描、ac、瞬態(tài)

2、分析的方法。參數(shù)給定：coxcesieoj/tox其中產(chǎn)8.85*10“2, %=3.9, tox =6.62mn；un=350cm2, 為=92.5 cm，第3頁,共20頁vdc=1.09. “r3$ =a 南二71“n33、"|=14u4 “n33” 7tl=.1.4u tw=67.3u圖一設(shè)計圖形;所有nmos管的襯底都必須接地11）.直接用電壓源給出偏置電壓。3.參數(shù)計算型了電路圖的基本結(jié)構(gòu)之后，接下來就是給每個元件加入設(shè)計量，這樣就需要對各 個器件的參數(shù)進行分配和計算。從圖中的mos管的標(biāo)號定義：總的尾電流源pmos管為mo,mi： pmos共柵管為m> nb: nm

3、os共源共柵管從上到下依次為mj, ms，mg，mt；輸入 管為ms，mio：輸入端的尾電流源mos管為m% pmos管的model name取p33, nmos管1）電流的分配由于vdd=3.3v,功率p=10mw,則總的電流為s= 10mw/3.3v=3ma。其次兩條支 路是完全對稱的，所以給每條之路分配l5ma的電流。而對于折疊電路部分和本身的共源 共柵電路部分將每條支路的電流再次分割，這里我們?nèi)坎捎闷椒值姆绞?，即mo, m1的 電流均為l5ma：其余mos管（除mg外）的電流均為0.75ma,是每條支路的二分之一； 而對于m9的電流值為兩個輸入支路電流之和，即為1.5ma。2）過驅(qū)動

4、電壓的分配根據(jù)題目的要求，輸出擺幅要為l95v,以此為標(biāo)準分配過驅(qū)動電壓。mo, mi獲得的電流較大，給他們分配相對較大的過驅(qū)動電壓，即v0do=v。d1 = o.4v：而m9管同時流過ms, mio管的電流，也同樣具有較大的過驅(qū)動電壓，給它分配過驅(qū)動電壓為v0d9=0,4v：而對于其他mos管的過驅(qū)動電壓的分配考慮pmos管的小一般小于nmos管的所以分 配給pmos管的過驅(qū)動電壓一般要大于分配給mnos管的過驅(qū)動電壓，此處給pmos管分配 0.35v過驅(qū)動電壓，而給nmos管分配0.3v過驅(qū)動電壓，恰好使輸出擺幅為l95v。3)寬長比的確定通過電流與過驅(qū)動電壓的關(guān)系式確定寬長比，由于所有m

5、os管都必須工作在飽和區(qū), 所以使用飽和區(qū)的電流一過驅(qū)動電壓的關(guān)系：nmos 管： ids=u2/cox(w/l) (vos-vth)2=l/2un coxvod2=> (w/l) =( uncox vod2)/(2 ids)pmos w： ids=1/2upcox (w/l) (vos-vth) 2= 1/2upcoxvod2 => (w/l) =(upcox vod2) /(2 ids)根據(jù)公式可得所有mos管的寬長比，分別為：(w/l) oi = 388.62： (w/l) 23 = 253.75： (w/l) 4-7=91.3；(w/l) s=(w/l) 10=91.3；

6、(w/l) 9=102.7。l4um (取l的值較 wo. i-136*4unn w2. 3 = 1.88*2unio根據(jù)上面求出的寬長比確定寬度和長度。由于使用工藝庫, 大是為了達到大的增益的要求)，同樣可以得到各種w 88.82*4um, w4. 5. 6- 7=63.92*2um, w8. io=63.92*2um,注意：乘號的意思代表寬度的乘數(shù)*倍數(shù)，即在multiple處添加倍數(shù)值。4)分配初始偏置電壓值mos管閾值電壓的初始值由工藝庫中給定,pmos管的閾值電壓為v；h= 0.663v,nmos 管的閾值電壓為vl0.713v,這些值將車相真過樨中叔正。1). pmos管mo, m

7、的過驅(qū)動電壓為vodoqodi三0.4v,而|vth| = 0.663v,則偏置電壓源電壓為 vo=3.3v (0.663v+0.4v/=2.237vou) .pmos管m?, nb的過驅(qū)動電壓為v0d2=vod3 = 0.35v,而|vth| = 0.663v,則偏置電壓源 電壓為 vo=3.3v (0.663v+0.35v) =1.887v<>叫.nmos管m，m5的過驅(qū)動電壓為vod4=vod5=0.3v,而vth=0.713v,則偏置電壓源電 壓為 v0=0.713v+0.3v r0.3v1.313voiv).nmos管m6，, m7的過驅(qū)期電壓為v0d6=vod7=0.3

8、v,而vth=0.713v,則偏置電壓源 電壓為 v0=0.?f3v+0.3v= 1.013vov) .mnos管ms，m1。的過驅(qū)動電壓(輸入管的偏置直流電壓部分)為v0ds=vodk)= 0.3v, 而vth=0.713v,則偏置電壓源電壓為vo=o.713v+o,3v+o.4v=l413v。w) ).nmos管m9的過驅(qū)動電壓為vod9 = 0.4v,而vth=0.713v,則偏置電壓源電壓為 x0.7v0.4v=1.113vo根據(jù)給定的初始的偏置電壓給各個偏置電壓源加值。4 .崢成symbol圖形symbol的生成過成：我們選擇在已經(jīng)制作好的cell view中建立它的symbol,點

9、擊 design>cieate cell view >fiom cell view,這樣就直接從已經(jīng)建好的 cell view 的 schematic中建立了它的symbol文件。建立的symbol的圖形(可以改變圖形形狀)，如下圖所示:折疊式共源共柵電路設(shè)計yy5 .加入激勵對于已經(jīng)生成symbol的圖形，需要給輸入端加入激勵之后才能夠進行仿真。需要生成 一個新的cell view作仿真，此處起名為sun_pucker-sg,易于統(tǒng)一金cell view的生成同上所述，在cell view的設(shè)計過程中加入剛剛設(shè)計的折疊式共源共柵放大器作為仿真模型，對其輸入端加激勵。/圖形如下圖所

10、示：.2vin110x.第5頁,共20頁本則z/va=20u freq=dkut2即 ckesg i freq = 1kc1. c=cap-.c0. c=capvdc=3>3. gnd .7 .iigndv圖三加入激勵后的cell viewqndgnd v.激勵加入后需對所加入的電壓源的參數(shù)作說明。由于設(shè)計的放大器是差動式共源共柵 放大器，所以差動電路的輸入為兩個方向相反的vsin信號分別加在輸入兩端。為了使用方 便將vsin電壓源的dc部分設(shè)定為參變量，分別為vdml, vdni2o在仿真的時候再給其賦 值，而對于vsin信號還需要設(shè)定一些ac （交流）分析和tian （瞬態(tài)）分析的變

11、量，如下圖所示:西安交通大學(xué)集成電路人才培養(yǎng)基地第#頁,共20頁sml電壓源設(shè)置圖五輸入vsinl電壓源設(shè)置西安交通大學(xué)集成電路人才培養(yǎng)基地> analog enviiomnent3.仿真過程/cad/smic018_tech/proce«/ms018 vlp6 spe. lib ； section 一 一圖六模型庫的建立spectrel: model library setup負載電容值的確定：對于負載電容值的確定是有要求的，因為題目要求單位增益帶寬盡可能的大，所以在 滿足了增益的情況下，需要主極點越大越好，只有主極點越大才能保證單位增益帶寬越大。 主極點與輸出阻抗和負載電容

12、的乘積的倒數(shù)有關(guān)，而輸出阻抗的值影響增益的大小，如果 輸出阻抗越大，則增益越大，但是主極點越小，從而使單位增益帶寬越小，所以只有在增 益一定的情況下改變負載電容的值來增加單位增益帶寬。從上面的敘述可知，電容的值是一個根據(jù)要求而變化的值，所以我們把電容值設(shè)為一 個參數(shù)cap,在仿真過程中再添加其值。這樣只是為了方便更改而己，你也可以直接對負 載電容賦值，在仿真時，再根據(jù)情況更改電容值。<負載電容的值設(shè)為參變量cap,在仿真過程中給定值。x注意：在作仿真圖形時，還需要有一個用來規(guī)定電源電壓值的電路，這是為了防止多路中有多個電源電壓的情況，這樣只需設(shè)定一個電源電壓來規(guī)定電t 不會發(fā)生沖突。1

13、.仿真環(huán)境的建立在設(shè)置完圖形變量之后，就可以對圖形進行仿真了。 進入仿真環(huán)境。2 .仿真環(huán)境參數(shù)設(shè)置i) .確定spice模型庫文件庫文件路徑是：logy/mixed_signal/spice_model 為,最后點add添加庫文件。ii) .變量的設(shè)置首先，需要導(dǎo)入要設(shè)置的變量名進入design vanable中，點擊variables>copy from cellview導(dǎo)入變量，如下圖所示：第11頁，共20頁status: readyt=27 c simulator: spectre 66helpsession setup analyses variables outputs si

14、mulation results toolslibrary senior-excise#typeargumentsenablecellsimjpucke r-sgview schematicdesign variablesoutputsdesignjfic n tran j dchix y z# name value#name/s i gnalze?q3 rvalue plot save march1 vdift22 vdiftl3 capplotting mode: replacetable of design variablesselected variablevalue (expr)ea

15、r findadd delete change nextname valuevdn2cellview variablescopy from copy to嫉七參量值的設(shè)定editing design variables 一一 virtuoso© analog desighelpok cancel apply apply & run simulation注意：此處設(shè)定參數(shù)時，在design variables圖形框中雙擊要設(shè)置的參量后，設(shè)定其值。 設(shè)定負載電容的值時，先假定給cap=lpf,后面還要根據(jù)題目要求更改cap的值， 以滿足單位增益帶寬和穩(wěn)定性的要求。vdml, vd

16、m2的值是根據(jù)輸入端的偏置電壓 值設(shè)定的，即初始值vdml =vdni2 = 1.413vo3.設(shè)定仿真類型i).霸(瞬對分析設(shè)定analyses>choose,選擇tran分析，如圖所示：設(shè)置仿真時間為iniso西安交通大學(xué)集成電路人才培養(yǎng)基地第13頁,共20頁l choosing analyses 一一 virtuoso份 analog desig0kcanceldefaultsapplyanalysis tran加jacj noisejxfsensdcmatch sthjpzlp.envlp jpssjpacpnoisejpspqpss、qpacqpnoise_ qpsptrans

17、ient analysisstop time 如accuracy defaults (errpreset) conservative moderate liberalenabled 圖八瞬態(tài)仿真設(shè)置注意：設(shè)定的瞬態(tài)仿真時間一般是頻率倒數(shù)的1 10倍即可，大可能無法看出細微圖形, 太小根本看不到一個周期的情況。此處設(shè)的1ms就是頻率的倒數(shù)。11）. dc （直流）分析設(shè)定analyses>choose»選擇de分析，如圖所示:k-choosing analyses 一一 virtuoso。analog desig圖九dc參量設(shè)置西安交通大學(xué)集成電路人才培養(yǎng)基地設(shè)置dc參量時，首先

18、，要選擇save dc operating point項，此項是為了保存靜態(tài)工 作點的；然后在sweep variable區(qū)域選擇design variable項，選取變量名稱，可以直接輸 入你所定義的變量名，也可以從下面的select design vaiiable中選擇需要掃描的變量，我 們這里掃描差動信號的直流分量vdml。在sweep range中選擇掃描變量的范闈，定義起始 點為0v,終止點為3.3v,而且采取線性掃描方式，掃描的步長設(shè)為0.01v。in）. ac （交流）分析設(shè)定analyses>choose»選擇ac分析，如圖所示:choosing analyse

19、s 一一virtuoso® analog desigok | cancel defaults applyjhelpanalysisj iranj de acnoisjxfsensdcmatchustbjpzjspenvlpjpssjpacpnoisejpxfjpspjqpssjqpacqpnoisejqpxfjqpsp第17頁，共20頁ac analysissweep variable frequencydesign variabletemperaturecomponent parametermodel parameterstart 1c(sweep range start- sto

20、pcenter-spansweep typeautomatic |圖十a(chǎn)c參數(shù)設(shè)置設(shè)置ac參數(shù)時，只需對頻率進行掃描，這里設(shè)置掃描范圍為10300mhz。既定輸出皮形點擊 output>to be plotted>select on schematic 后，所作的 schematic 圖形將自動彈 然后選擇需要輸出的信號電壓或者pin腳電流，這里我們選擇兩個輸出量voutl, vbut2 ;要輸出的信號電壓。選擇輸出端作為仿真的輸出時，輸出端將變?yōu)椴噬母吡炼染€條。4.仿真及其參修正以上設(shè)置完成后，就可以進行仿真了。仿真的方法有兩種，可以通過點擊菜單中的smnilation-net

21、list and run進行網(wǎng)表的提取 和仿真；第二種方法是通過快捷方式，即圖框中右下角的按鈕進行仿真。運行之后會產(chǎn)生網(wǎng)表和運行圖形，點擊resultpentdc operating points查看每個mos管的狀態(tài),如下圖所示:圖十一 mos管狀態(tài)打印根據(jù)打印出的mos管狀態(tài)圖中的vth值，通過vo=vod+vth+vc來修正偏置電壓的值， 再進行仿真。在此過程中，由于mo, mi, ms, mm9不存在襯偏效應(yīng)所以他們的閾值 電壓值的改變可能會小一些，所以先調(diào)整這些管子的偏置電壓值比較合適；而對于m2, m3, nl，m5, ms, mi。這些mos管而言，都存在襯偏效應(yīng)，所以他們的值改

22、變的比較大, 需要不斷的修正仿真，直到這些值都基本不變化即可。這樣就完全確定了偏置電壓的值。下來要做的工作是考慮所有的gos管是否工作在飽和區(qū)，同樣是通過打印mos管的狀從打印的圖中察看電壓vds，vcs-vth的大小，如果不滿足vdsevcs-vm那么mos管 不飽和，需要通過調(diào)節(jié)mos管的寬長比來改變它的飽和狀態(tài)。只有當(dāng)所有的mos管都達到 飽和時，放大器的增益才能達到最大。注意：a）在調(diào)節(jié)mos管的寬長比時，只能在原來的寬長比的基礎(chǔ)上對寬度作適當(dāng)調(diào)整，不 能不考慮原來的值，大幅度調(diào)整，這樣將會和你的設(shè)計完全不符的情況。b）如果當(dāng)所有的mos管都已達到飽和，但是對于放大器的增益還是不滿足時

23、可以將西安交通大學(xué)集成電路人才培養(yǎng)基地第23頁,共20頁輸出端兩端的mos管的寬長同時加大，這樣可以使增益大幅度增加。這是由于當(dāng) 寬長同時加大時，電流、跨導(dǎo)等量由于寬長比的值沒有變化，所以它們的值也不 改變。但是由于長度l增大一倍，使入值減小，從而使這個mos管的輸出電阻增 大,輸出兩端的mos管的寬長同時加大，即m，nb，m4，ms的寬長同時加大, 使輸出電阻1。2, %3, 17,匕5增大，從而使增益加大。|av|=gmrout=gmlo* gm3fo3 ( foio/ gm5o5 lo7)5.仿真結(jié)果1. bode圖仿真結(jié)果bode圖的仿真需要通過計算機(calculator)來完成&#

24、176;db20(vff/net020m) nphase(vff/net020m) 100-80.0-20.0-0-20.0-1 ()11。21()21。41。51。5freq (hz)ii-iiihllllliihllllliiiiifllll iiiibwiiiwmmu ii64(ihiiiii iiiihihiiinilliinimiillimiilliilli illiillimiilliillimilllli',iillibs：!iiihiiii iikiii9raifliicadencel圖十三bode圖幅頻特性曲線graph window 27普 p)>57o5o

25、o52.o o.-5o o2o5.-208 dfile edit graph axis trace marker zoom tools help昌八掰昌 屏西口jlabel |%x, %yyon60.0- co 葭 40.0-imisiihkiiiiiiik? ino 41從上面的bode圖的幅頻特性曲線中可以看出在odb時的頻率為164mhz，即單位增 益帶寬為164mhz，但從上圖可以看出系統(tǒng)穩(wěn)定性不是很好，下面我們通過具體的計算看 看相位裕度的大小。2.相位裕度我們一般使用calculator來計算相位裕度的值，如下圖所示：圖十四相位裕度從上圖中可以看出相位裕度的值為45.64度，說明系

26、統(tǒng)是穩(wěn)定的，但是可能在輸出時 會出現(xiàn)振蕩，一般要使相位裕度達到60度才能認為系統(tǒng)是穩(wěn)定的。所以需要通過修正負載 電容的值來優(yōu)化系統(tǒng)的穩(wěn)定性。由于系統(tǒng)的相位裕度和單位增益帶寬之間存在著折衷的關(guān) 系，所以當(dāng)相位裕度達到60度時，單位增益帶寬必然會下降。當(dāng)負載電容為2.55pf時， 相位裕度可以達到60度，如下圖所示：圖十五相位裕度計算出的單位增益帶寬為97.7mhz,如下圖所示:/圖十之bode圖的相頻特性3.瞬態(tài)仿真結(jié)果/jia由于我們是對差動電路進行分析/所以輸出需要分析兩個輸出端的差動值，需要使用 計算器，將兩個單端的輸出的trail： dc, ac值相減得到差動電路的tian, dc, ac值。4.fie edit graph axis trace marker zoom tools helpm label ac response105.0-5.0-f 101s8!iiisss8i!iib5!iiisssslieee!ll!=ee!=ee!=s!iiiiiimu102102104105105107108freq (hz)ill1iiiinnimniniiihillishihiiimnhieillllbhhhiiiiihmniiiiimiiiiiimuishiiiiiiimnunainnimiiiiimilliin