三人多數(shù)表決電路

1、實(shí)驗(yàn)十九 三人多數(shù)表決電路的設(shè)計(jì)一、設(shè)計(jì)目的1、掌握用門電路設(shè)計(jì)組合邏輯電路的方法。2、掌握用中規(guī)模集成組合邏輯芯片設(shè)計(jì)組合邏輯電路的方法。3、要求同學(xué)們能夠根據(jù)給定的題目，用幾種方法設(shè)計(jì)電路。 二、設(shè)計(jì)要求1、用三種方法設(shè)計(jì)三人多數(shù)表決電路。2、分析各種方法的優(yōu)點(diǎn)和缺點(diǎn)。3、思考四人多數(shù)表決電路的設(shè)計(jì)方法。要求用三種方法設(shè)計(jì)一個(gè)三人多數(shù)表決電路。要求自擬實(shí)驗(yàn)步驟，用所給芯片實(shí)現(xiàn)電路。三、參考電路設(shè)按鍵同意燈亮為輸入高電平（邏輯為1），否則，不按鍵同意 為輸入低電平（邏輯為0）。輸出邏輯為1表示贊成；輸出邏輯為0表示表示反對(duì)。 根據(jù)題意和以上設(shè)定，列邏輯狀態(tài)表如表19-1。表19-1

2、ABCF00000010010001111000101111011111       由邏輯狀態(tài)表可知，能使輸出邏輯為1的只有四項(xiàng)：第4、6、7、8  項(xiàng)。故，表決器的輯邏表達(dá)式應(yīng)是：                            

3、      從化簡(jiǎn)后的邏輯表達(dá)式可知，前一項(xiàng)括號(hào)中表達(dá)的是一個(gè)異或門 關(guān)系。因此，作邏輯圖如下。                        推薦精選圖191 三人表決電路 經(jīng)常用來(lái)設(shè)計(jì)組合邏輯電路的MSI芯片主要是：譯碼器和數(shù)據(jù)選擇器。設(shè)計(jì)步驟前幾步同上，寫出的邏輯函數(shù)表達(dá)式可以不化簡(jiǎn)

4、，直接用最小項(xiàng)之和的形式，然后根據(jù)題目要求選擇合適的器件，并且畫(huà)出原理圖實(shí)現(xiàn)。四、實(shí)驗(yàn)設(shè)備與器件本實(shí)驗(yàn)的設(shè)備和器件如下： 實(shí)驗(yàn)設(shè)備：數(shù)字邏輯實(shí)驗(yàn)箱，邏輯筆，萬(wàn)用表及工具； 實(shí)驗(yàn)器件：74LS00、74LS20、74LS138、74LS153等。五、實(shí)驗(yàn)報(bào)告要求1、寫出具體設(shè)計(jì)步驟，畫(huà)出實(shí)驗(yàn)線路。2、根據(jù)實(shí)驗(yàn)結(jié)果分析各種設(shè)計(jì)方法的優(yōu)點(diǎn)及使用場(chǎng)合。推薦精選實(shí)驗(yàn)二十 序列脈沖檢測(cè)器的設(shè)計(jì)一、設(shè)計(jì)目的1、學(xué)習(xí)時(shí)序邏輯電路的設(shè)計(jì)與調(diào)試方法。2、了解序列脈沖發(fā)生器和序列脈沖檢測(cè)器的功能區(qū)別及設(shè)計(jì)方法。二、設(shè)計(jì)要求及技術(shù)指標(biāo)1、設(shè)計(jì)一個(gè)序列脈沖檢測(cè)器，當(dāng)連續(xù)輸入信號(hào)110時(shí)，該電路輸出為1，否則輸出為0。2

5、、確定合理的總體方案。對(duì)各種方案進(jìn)行比較，以電路的先進(jìn)性、結(jié)構(gòu)的繁簡(jiǎn)、成本的高低及制作的難易等方面作綜合比較。自擬設(shè)計(jì)步驟，寫出設(shè)計(jì)過(guò)程，選擇合適的芯片，完成畫(huà)出電路圖。3、組成系統(tǒng)。在一定幅面的圖紙上合理布局，通常是按信號(hào)的流向，采用左進(jìn)右出的規(guī)律擺放各電路，并標(biāo)出必要的說(shuō)明。注意：還需設(shè)計(jì)一個(gè)序列脈沖產(chǎn)生器，作為序列脈沖檢測(cè)器的輸入信號(hào)。4、用示波器觀察實(shí)驗(yàn)中各點(diǎn)電路波形，并與理論值相比較，分析實(shí)驗(yàn)結(jié)論。三、設(shè)計(jì)說(shuō)明與提示 CP Z 序列檢測(cè)器 XQD QC QB QA 十進(jìn)制計(jì)數(shù)CPCP圖20-1 串行輸入序列脈沖檢測(cè)器原理框圖圖20-1串行輸入序列脈沖檢測(cè)器原理框圖。它的功能是：對(duì)輸入

6、信號(hào)X逐位進(jìn)行檢測(cè)，若輸入序列中出現(xiàn)“110”，當(dāng)最后的“0”在輸入端出現(xiàn)時(shí)，輸出Z為“1”；若隨后的輸出信號(hào)序列仍為“110”，則輸出端Z仍為“1”。其他情況下，輸出端Z為“0”。其輸入輸出關(guān)系如下：時(shí)鐘CP12345678輸入X 01101110輸出Z 00010001調(diào)試要點(diǎn)：1、分塊調(diào)試，即先調(diào)試出序列脈沖產(chǎn)生器的電路，再調(diào)試序列脈沖檢測(cè)器的電路。2、序列脈沖產(chǎn)生器和序列脈沖檢測(cè)器應(yīng)保證同步。脈沖發(fā)生器電路的形式很多，為使電路簡(jiǎn)單化，可以用十進(jìn)制計(jì)數(shù)器的最高位作為輸出。 四、實(shí)驗(yàn)設(shè)備與器件本實(shí)驗(yàn)的設(shè)備和器件如下： 實(shí)驗(yàn)設(shè)備：數(shù)字邏輯實(shí)驗(yàn)箱、雙蹤示波器、邏輯筆，萬(wàn)用表及工具； 實(shí)驗(yàn)器件：

7、74LS00、74LS112、74LS290、555定時(shí)器和電阻電容若干。四、設(shè)計(jì)報(bào)告要求1、畫(huà)出總體原理圖及總電路框圖。2、單元電路分析。3、測(cè)試結(jié)果及調(diào)試過(guò)程中所遇到的故障分析。推薦精選實(shí)驗(yàn)十一 多路智力搶答裝置一、實(shí)驗(yàn)?zāi)康?、 學(xué)習(xí)數(shù)字電路中D觸發(fā)器、分頻電路、多諧振蕩器、CP時(shí)鐘脈沖源等單元電路的綜合運(yùn)用。2、 熟悉多路智力搶答裝置的工作原理。3、 了解簡(jiǎn)單數(shù)字系統(tǒng)實(shí)驗(yàn)、調(diào)試及故障排除方法。二、實(shí)驗(yàn)原理圖11-1為供四人用的智力搶答裝置線路，用以判斷搶答優(yōu)先權(quán)。 圖11-1智力搶答裝置原理圖 圖中F1為四D觸發(fā)器74LS175，它具有公共置0端和公共CP端,引腳排列見(jiàn)附錄；F2為雙4輸

8、入與非門74LS20；F3是由74LS00組成的多諧振蕩器；F4是由74LS74組成的四分頻電路，F(xiàn)3、F4組成搶答電路中的CP時(shí)鐘脈沖源，搶答開(kāi)始時(shí)，由主持人清除信號(hào)，按下復(fù)位開(kāi)關(guān)S，74LS175的輸出Q1Q4全為0，所有發(fā)光二極管LED均熄滅，當(dāng)主持人宣布“搶答開(kāi)始”后，首先作出判斷的參賽者立即按下開(kāi)關(guān)，對(duì)應(yīng)的發(fā)光二極管點(diǎn)亮，同時(shí)，通過(guò)與非門F2送出信號(hào)鎖住其余三個(gè)搶答者的電路，不再接受其它信號(hào)，直到主持人再次清除信號(hào)為止。三、實(shí)驗(yàn)設(shè)備與器件1、+5V直流電源； 2、邏輯電平開(kāi)關(guān)；3、邏輯電平顯示器； 4、雙蹤示波器；5、數(shù)字頻率計(jì)； 6、直流數(shù)字電壓表；7、74LS175、74LS20

9、、74LS74和74LS00。推薦精選四、實(shí)驗(yàn)內(nèi)容與步驟1、測(cè)試各觸發(fā)器及各邏輯門的邏輯功能。2、圖11-1接線，搶答器五個(gè)開(kāi)關(guān)接實(shí)驗(yàn)裝置上的邏輯開(kāi)關(guān)、發(fā)光二極管接邏輯電平顯示器。3、斷開(kāi)搶答器電路中CP脈沖源電路，單獨(dú)對(duì)多諧振蕩器F3及分頻器F4進(jìn)行調(diào)試，調(diào)整多諧振蕩器10K電位器，使其輸出脈沖頻率約4KHz，觀察F3及F4輸出波形及測(cè)試其頻率。4、 試搶答器電路功能接通+5電源，CP端接實(shí)驗(yàn)裝置上連續(xù)脈沖源，取重復(fù)頻率約1KHz。（1）搶答開(kāi)始前，開(kāi)關(guān)K1、K2、K3、K4均置“0”，準(zhǔn)備搶答，將開(kāi)關(guān)S置“0”，發(fā)光二極管全熄滅，再將S置“1”。搶答開(kāi)始，K1、K2、K3、，K4某一開(kāi)關(guān)置

10、“1”，觀察發(fā)光二極管的亮、滅情況，然后再將其它三個(gè)開(kāi)關(guān)中任一個(gè)置“1”，觀察發(fā)光二極的亮、滅有否改變。（2）重復(fù)（1）的內(nèi)容，改變K1、K2、K3、K4任一個(gè)開(kāi)關(guān)狀態(tài)，觀察搶答器的工作情況。（3）整體測(cè)試斷開(kāi)實(shí)驗(yàn)裝置上的連續(xù)脈沖源，接入F3及F4，再進(jìn)行實(shí)驗(yàn)。五、實(shí)驗(yàn)預(yù)習(xí)要求若在圖11-1電路中加一個(gè)計(jì)時(shí)功能，要求計(jì)時(shí)電路顯示時(shí)間精確到秒，最多限制為2分鐘，一旦超出限時(shí)，則取消搶答權(quán)，電路如何改進(jìn)。六、實(shí)驗(yàn)報(bào)告1、 分析智力搶答裝置各部分功能及工作原理。2、 總結(jié)數(shù)字系統(tǒng)的設(shè)計(jì)、調(diào)試方法。3、 分析實(shí)驗(yàn)中出現(xiàn)的故障及解決辦法。推薦精選實(shí)驗(yàn)十二 數(shù)字電子秒表 一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)數(shù)字電路中JK

11、觸發(fā)器、時(shí)鐘發(fā)生器及計(jì)數(shù)、譯碼顯示等單元電路的綜合應(yīng)用。2、學(xué)習(xí)電子秒表的調(diào)試方法。二、實(shí)驗(yàn)原理圖12-1為電子秒表的電原理圖。按功能分成三個(gè)單元電路進(jìn)行分析。 1、控制電路圖12-1中單元為用集成JK觸發(fā)器組成的控制電路為三進(jìn)制計(jì)數(shù)器，圖12-2為三進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。其中00狀態(tài)為電子秒表保持狀態(tài), 01狀態(tài)為電子秒表清零狀態(tài), 10狀態(tài)為電子秒表計(jì)數(shù)狀態(tài)。 JK觸發(fā)器在電子秒表中的職能是為計(jì)數(shù)器提供清零信號(hào)和計(jì)數(shù)信號(hào)。注意：調(diào)試的時(shí)候先對(duì)JK觸發(fā)器清零。2、時(shí)鐘發(fā)生器推薦精選圖12-1中單元為用555定時(shí)器構(gòu)成的多諧振蕩器，是一種性能較好的時(shí)鐘源。圖12-1 電子秒表原理圖調(diào)節(jié)電位器

12、 RW ，使在輸出端3獲得頻率為50HZ的矩形波信號(hào)，當(dāng)JK觸發(fā)器Q21時(shí)，門5開(kāi)啟，此時(shí)50HZ脈沖信號(hào)通過(guò)門5作為計(jì)數(shù)脈沖加于計(jì)數(shù)器的計(jì)數(shù)輸入端CP2。  圖12-3 74LS90引腳排列   00011011圖12-2 JK觸發(fā)器組成的三進(jìn)制狀態(tài)轉(zhuǎn)換圖   4、計(jì)數(shù)及譯碼顯示二五十進(jìn)制加法計(jì)數(shù)器74LS90構(gòu)成電子秒表的計(jì)數(shù)單元，如圖12-1中單元所示。其中計(jì)數(shù)器接成五進(jìn)制形式，對(duì)頻率為50HZ的時(shí)鐘脈沖進(jìn)行五分頻，在輸出端Q3 取得周期為0.1S的矩形脈沖，作為計(jì)數(shù)器的時(shí)鐘輸入。計(jì)數(shù)器及計(jì)數(shù)器接成8421碼十進(jìn)制形式，其輸出端與實(shí)驗(yàn)裝置

13、上譯碼顯示單元的相應(yīng)輸入端連接，可顯示0.10.9秒；19.9秒計(jì)時(shí)。推薦精選注：集成異步計(jì)數(shù)器74LS9074LS90是異步二五十進(jìn)制加法計(jì)數(shù)器，它既可以作二進(jìn)制加法計(jì)數(shù)器，又可以作五進(jìn)制和十進(jìn)制加法計(jì)數(shù)器。圖12-3為74LS90引腳排列，表12-1為功能表。表12-1輸 入輸 出功 能清 0置 9時(shí) 鐘Q3 Q2 Q1 Q0R0(1)、R0(2)S9(1)、S9(2)CP1 CP2110××0× ×0000清 00××011× ×1001置 90 ×× 00 ×× 0

14、1Q0 輸 出二進(jìn)制計(jì)數(shù)1 Q3Q2Q1輸出五進(jìn)制計(jì)數(shù) QAQ3Q2Q1Q0輸出8421BCD碼十進(jìn)制計(jì)數(shù)QD Q0Q3Q2Q1輸出5421BCD碼十進(jìn)制計(jì)數(shù)1 1不 變保 持通過(guò)不同的連接方式，74LS90可以實(shí)現(xiàn)四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對(duì)計(jì)數(shù)器清零，借助S9(1)、S9(2)將計(jì)數(shù)器置9。其具體功能詳述如下：(1) 計(jì)數(shù)脈沖從CP1輸入，Q0作為輸出端，為二進(jìn)制計(jì)數(shù)器。(2) 計(jì)數(shù)脈沖從CP2輸入，Q3Q2Q1作為輸出端，為異步五進(jìn)制加法計(jì)數(shù)器。(3) 若將CP2和Q0相連，計(jì)數(shù)脈沖由CP1輸入，Q3、Q2、Q1、Q0作為輸出端，則構(gòu)成異步8421碼十進(jìn)制加法

15、計(jì)數(shù)器。(4) 若將CP1與Q3相連，計(jì)數(shù)脈沖由CP2輸入，Q0、Q3、Q2、Q1作為輸出端，則構(gòu)成異步二五混合進(jìn)制計(jì)數(shù)器。(5) 清零、置9功能。1） 異步清零 當(dāng)R0(1)、R0(2)均為“1”；S9(1)、S9(2)中有“0”時(shí)，實(shí)現(xiàn)異步清零功能，即Q3Q2Q1Q00000。2）置9功能當(dāng)S9(1)、S9(2)均為“1”；R0(1)、R0(2)中有“0”時(shí)，實(shí)現(xiàn)置9功能，即Q3Q2Q1Q01001。 三、實(shí)驗(yàn)設(shè)備 1、5V直流電源； 2、雙蹤示波器； 3、直流數(shù)字電壓表； 4、數(shù)字頻率計(jì)；推薦精選 5、單次脈沖源； 6、連續(xù)脈沖源； 7、邏輯電平開(kāi)關(guān)； 8、邏輯電平顯示器；9、譯碼顯示器

16、； 10、74LS00×2、555×1、74LS90×3和74LS112、 電位器、電阻和電容若干。 四、實(shí)驗(yàn)內(nèi)容與步驟由于實(shí)驗(yàn)電路中使用器件較多，實(shí)驗(yàn)前必須合理安排各器件在實(shí)驗(yàn)裝置上的位置，使電路邏輯清楚，接線較短。實(shí)驗(yàn)時(shí)，應(yīng)按照實(shí)驗(yàn)任務(wù)的次序，將各單元電路逐個(gè)進(jìn)行接線和調(diào)試，即分別測(cè)試基本RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時(shí)鐘發(fā)生器及計(jì)數(shù)器的邏輯功能，待各單元電路工作正常后，再將有關(guān)電路逐級(jí)連接起來(lái)進(jìn)行測(cè)試，直到測(cè)試電子秒表整個(gè)電路的功能。這樣的測(cè)試方法有利于檢查和排除故障，保證實(shí)驗(yàn)順利進(jìn)行。1、 控制電路（JK觸發(fā)器）的測(cè)試 測(cè)試方法為:加三個(gè)單脈沖,看是否完成類似

17、圖12-2的三個(gè)有效狀態(tài)的一次循環(huán)。2、 時(shí)鐘發(fā)生器的測(cè)試 測(cè)試方法參考實(shí)驗(yàn)十五，用示波器觀察輸出電壓波形并測(cè)量其頻率，調(diào)節(jié)RW，使輸出矩形波頻率為50Hz3、 計(jì)數(shù)器的測(cè)試 (1) 計(jì)數(shù)器接成五進(jìn)制形式，RO(1)、RO(2)、S9(1)、S9(2)接邏輯開(kāi)關(guān)輸出插口，CP2接單次脈沖源,CP1接高電平“1”，Q3Q0接實(shí)驗(yàn)設(shè)備上譯碼顯示輸入端D、C、B、A,按表12-1測(cè)試其邏輯功能，記錄之。 (2) 計(jì)數(shù)器及計(jì)數(shù)器接成8421碼十進(jìn)制形式，同內(nèi)容（1）進(jìn)行邏輯功能測(cè)試。記錄之。 (3) 將計(jì)數(shù)器、級(jí)連，進(jìn)行邏輯功能測(cè)試。記錄之。4、 電子秒表的整體測(cè)試 各單元電路測(cè)試正常后，按圖12-1把幾個(gè)單元電路連接起來(lái)，進(jìn)行電子秒表的總體測(cè)試。加三個(gè)單脈沖,觀察是否工作在三個(gè)