電子設(shè)計(jì)大賽報(bào)告簡(jiǎn)易頻率特性測(cè)試儀

1、2013年全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽設(shè)計(jì)報(bào)告簡(jiǎn)易頻率特性測(cè)試儀（e 題） 2013年9月7日摘要 該頻率特性測(cè)量?jī)x采arm控制核心，主要由dds、濾波器、adc等功能模塊組成。其中，數(shù)據(jù)處理包括了幅頻測(cè)量以及相頻測(cè)量部分。實(shí)際操作通過(guò)arm控制來(lái)實(shí)現(xiàn)幅頻特性和相頻特性的測(cè)量，包括參數(shù)預(yù)置、點(diǎn)測(cè)結(jié)果的顯示，以及用模擬示波器單獨(dú)或同時(shí)顯示幅頻特性曲線和相頻特性曲線。本系統(tǒng)采用fpga控制的dds芯片9854實(shí)現(xiàn)信號(hào)發(fā)生電路，頻率值與步長(zhǎng)均能靈活準(zhǔn)確地預(yù)置。并用arm控制顯示。被測(cè)網(wǎng)絡(luò)采用rlc，中心頻率及帶寬均達(dá)到要求。用fpga控制dds產(chǎn)生兩路正交掃頻信號(hào),與被測(cè)網(wǎng)絡(luò)經(jīng)過(guò)乘法器后幅度改變,相位改變

2、。經(jīng)過(guò)低通濾波器和adc轉(zhuǎn)換器，最后又arm處理顯示?！娟P(guān)鍵詞】“dds” “arm應(yīng)用” “fpga” 目 錄1 系統(tǒng)方案.4 1.1 設(shè)計(jì)任務(wù)與要求.4 1.2 系統(tǒng)設(shè)計(jì)方案.52 系統(tǒng)理論分析與計(jì)算.6 2.1 系統(tǒng)原理.6 2.1.1 系統(tǒng)原理圖.6 2.1.2 幅頻特性產(chǎn)生原理.7 2.1.3 相頻特性產(chǎn)生原理.8 2.2 dds原理.8 2.2.1 基本概念.8 2.2.2 dds原理框圖.8 2.2.3 工作過(guò)程.8 2.2.4 頻率控制.8 2.2.5 波形存儲(chǔ).9 2.2.6 實(shí)現(xiàn)過(guò)程.9 2.3 濾波器的設(shè)計(jì).9 2.3.1 濾波器方案選擇.9 2.3.2 濾波器設(shè)計(jì)流程圖

3、.11 2.3.3 濾波器設(shè)計(jì)公式.11 2.4 乘法器設(shè)計(jì).11 2.4.1 乘法器特性.11 2.4.2 基本理論.12 2.5 ad9288簡(jiǎn)介.12 2.6 被測(cè)網(wǎng)絡(luò)設(shè)計(jì).12 2.6.1 rlc串聯(lián)諧振電路電路圖 .12 2.6.2 rlc設(shè)計(jì)公式.13 2.7 特性曲線顯示.133 電路與程序設(shè)計(jì).13 3.1 電路的設(shè)計(jì).13 3.1.1 系統(tǒng)總體框圖.14 3.1.2 正交掃頻信號(hào)源.14 3.1.3 乘法器.16 3.1.4 adc.17 3.2 程序設(shè)計(jì).17 3.2.1 程序功能描述與設(shè)計(jì)思路.17 3.2.2 程序流程圖.184 測(cè)試方案與測(cè)試結(jié)果.19 簡(jiǎn)易頻率特性測(cè)

4、試儀（e 題）1系統(tǒng)方案本系統(tǒng)主要由dds模塊、被測(cè)網(wǎng)絡(luò)模塊、低通濾波器模塊、adc模塊、特性顯示模塊組成，下面分別論證這幾個(gè)模塊的選擇。1.1 設(shè)計(jì)任務(wù)與要求1.1.1任務(wù)根據(jù)零中頻正交解調(diào)原理，設(shè)計(jì)并制作一個(gè)雙端口網(wǎng)絡(luò)頻率特性測(cè)試儀，包括幅頻特性和相頻特性，其示意圖如圖1所示。1.1.2 要求（1）基本要求 制作一個(gè)正交掃頻信號(hào)源。頻率范圍為1mhz40mhz，頻率穩(wěn)定度10-4；頻率可設(shè)置，最小設(shè)置單位100khz。正交信號(hào)相位差誤差的絕對(duì)值5º，幅度平衡誤差的絕對(duì)值5%。信號(hào)電壓的峰峰值1v，幅度平坦度5%?？蓲哳l輸出，掃頻范圍及頻率步進(jìn)值可設(shè)置，最小步進(jìn)100khz；要求連

5、續(xù)掃頻輸出，一次掃頻時(shí)間2s。（2）發(fā)揮部分使用基本要求中完成的正交掃頻信號(hào)源，制作頻率特性測(cè)試儀。a. 輸入阻抗為50，輸出阻抗為50；b. 可進(jìn)行點(diǎn)頻測(cè)量；幅頻測(cè)量誤差的絕對(duì)值0.5db，相頻測(cè)量誤差的絕對(duì)值5º；數(shù)據(jù)顯示的分辨率：電壓增益0.1db，相移0.1º。制作一個(gè)rlc串聯(lián)諧振電路作為被測(cè)網(wǎng)絡(luò)，如圖2所示，其中ri和ro分別為頻率特性測(cè)試儀的輸入阻抗和輸出阻抗；制作的頻率特性測(cè)試儀可對(duì)其進(jìn)行線性掃頻測(cè)量。a. 要求被測(cè)網(wǎng)絡(luò)通帶中心頻率為20mhz，誤差的絕對(duì)值5%；有載品質(zhì)因數(shù)為4，誤差的絕對(duì)值5%；有載最大電壓增益-1db；b. 掃頻測(cè)量制作的被測(cè)網(wǎng)絡(luò)，顯示

6、其中心頻率和-3db帶寬，頻率數(shù)據(jù)顯示的分辨率為100khz；c. 掃頻測(cè)量并顯示幅頻特性曲線和相頻特性曲線，要求具有電壓增益、相移和頻率坐標(biāo)刻度。（3） 其他。1.1.3 說(shuō)明(1)正交掃頻信號(hào)源必須自制，不能使用商業(yè)化dds開(kāi)發(fā)板或模塊等成品，自制電路板上需有明顯的覆銅“2013”字樣。(2)要求制作的儀器留有正交信號(hào)輸出測(cè)試端口，以及被測(cè)網(wǎng)絡(luò)的輸入、輸出接入端口。(3)本題中，幅度平衡誤差指正交兩路信號(hào)幅度在同頻點(diǎn)上的相對(duì)誤差，定義為：，其中u2u1。 (4)本題中，幅度平坦度指信號(hào)幅度在工作頻段內(nèi)的相對(duì)變化量，定義為：。(5)參考圖2，本題被測(cè)網(wǎng)絡(luò)電壓增益?。?(6)幅頻特性曲線的縱坐

7、標(biāo)為電壓增益（db）；相頻特性曲線的縱坐標(biāo)為相移（º）；特性曲線的橫坐標(biāo)均為線性頻率（hz）。(7)發(fā)揮部分中，一次線性掃頻測(cè)量完成時(shí)間30s。1.2 系統(tǒng)設(shè)計(jì)方案1） 方案一：采用dsp方式首先給被測(cè)網(wǎng)絡(luò)一個(gè)能量脈沖信號(hào)x（t），然后分別對(duì)被測(cè)網(wǎng)絡(luò)的輸出y（t）和原信號(hào)x（t）進(jìn)行采樣，通過(guò)對(duì)采樣數(shù)據(jù)進(jìn)行fft而分別得到y(tǒng)（jw）和x（jw），兩者的比值即為h（jw）。當(dāng)輸入為單位沖擊函數(shù)時(shí)，則輸出為系統(tǒng)的單位沖激響應(yīng)，由于恒等于1，于是就有 由此可得幅頻特性和相頻特性完整的信息。方案說(shuō)明：采用這種方法時(shí)要制作沖激響應(yīng)，并對(duì)輸出響應(yīng)進(jìn)行數(shù)據(jù)采集，再對(duì)采集的數(shù)據(jù)進(jìn)行fft以得到。但在

8、實(shí)際應(yīng)用中，不可能得到理想的脈沖，雖然脈沖信號(hào)足夠窄的信號(hào)可以代替，但是比較難以獲得。而且此測(cè)試方法對(duì)軟件的計(jì)算能力要求比較高，必須采用微機(jī)系統(tǒng)，故不采用。2）方案二：直接利用已有信號(hào)源系統(tǒng)，比較輸入輸出首先設(shè)計(jì)一個(gè)掃描信號(hào)源，輸出頻率可步進(jìn)的正弦信號(hào)，作為被測(cè)網(wǎng)絡(luò)的輸入信號(hào)vi，網(wǎng)絡(luò)的輸出信號(hào)為vo，信號(hào)源輸出的頻率按步進(jìn)值遞增，在各個(gè)頻率點(diǎn)上，通過(guò)對(duì)幅度有效值的測(cè)量和a/d就可以得到 vo和vi的有效值，兩者之比就是該點(diǎn)的頻率響應(yīng)；對(duì)vo和vi進(jìn)行過(guò)零比較、整形，再進(jìn)行相位差的測(cè)量。vi的上升沿啟動(dòng)計(jì)數(shù)，vo的上升沿停止計(jì)數(shù)，得到的時(shí)間值比上信號(hào)的周期，就是該點(diǎn)的相位響應(yīng)。方案說(shuō)明： 該方

9、案可利用arm工具，減少了硬件電路，并且頻率可調(diào)的信號(hào)易于得到，可實(shí)現(xiàn)性明顯比方案一高。所以，綜合比較，最終選擇方案一。2. 系統(tǒng)理論分析與計(jì)算2.1 系統(tǒng)原理2.1.1 系統(tǒng)原理框圖 本系統(tǒng)框圖如圖3所示。用fpga控制dds產(chǎn)生兩路掃頻信號(hào)和，與被測(cè)網(wǎng)絡(luò)經(jīng)過(guò)乘法器后幅度改變?yōu)?相位改變?yōu)?。?jīng)過(guò)低通濾波器和adc轉(zhuǎn)換器，經(jīng)arm處理。2.1.2幅頻特性產(chǎn)生原理dds產(chǎn)生的兩路正交信號(hào)，其中i路 與被測(cè)網(wǎng)絡(luò)經(jīng)過(guò)乘法器得再分別和兩路正交信號(hào)相乘得：i：q：根據(jù)積化和差公式計(jì)算得：i：q：經(jīng)過(guò)低通濾波后得：i: q：經(jīng)過(guò)adc轉(zhuǎn)換進(jìn)入arm進(jìn)行計(jì)算：從而得到了幅頻特性。2.1.3相頻特性產(chǎn)生原理根

10、據(jù)q，i的正負(fù)號(hào)判斷所在象限，取反三角函數(shù)得到，從而得到相頻特性。2.2 dds原理2.2.1 基本概念dds(direct digital frequency synthesizer)直接數(shù)字頻率合成器,也可叫ddfs。dds是從相位的概念直接合成所需波形的一種頻率合成技術(shù)。不僅可以產(chǎn)生不同頻率的正弦波,而且可以控制波形的初始相位。2.2.2 dds原理框圖 （如圖4） 圖4主要構(gòu)成：內(nèi)部：相位累加器，正弦查找表外圍：dac，lpf(低通濾波器)2.2.3 工作過(guò)程1, 將存于rom中的數(shù)字波形，經(jīng)dac，形成模擬量波形。2, 改變尋址的步長(zhǎng)來(lái)改變輸出信號(hào)的頻率。 步長(zhǎng)即為對(duì)數(shù)字波形查表的相

11、位增量。由累加器對(duì)相位增量進(jìn)行累加,累加器的值作為查表地址。3, dac輸出的階梯形波形,經(jīng)低通濾波，成為模擬波形。2.2.4 頻率控制 dds方程：輸出頻率，采樣時(shí)鐘，n相位累加器位寬，m頻率控制字。2.2.5 波形存儲(chǔ)正弦信號(hào)相位與幅度的對(duì)應(yīng)關(guān)系（如圖5） 圖5可以將正弦波波形看作一個(gè)矢量沿相位圓轉(zhuǎn)動(dòng)，相位圓對(duì)應(yīng)正弦波一個(gè)周期的波形。波形中的每個(gè)采樣點(diǎn)對(duì)應(yīng)相位圓上的一個(gè)相位點(diǎn)。 相位累加器的值作為rom的地址，讀取rom的相位幅度，實(shí)現(xiàn)相位到幅度的轉(zhuǎn)換。 2.2.6 實(shí)現(xiàn)過(guò)程 2.3 濾波器的設(shè)計(jì) 2.3.1 濾波器方案選擇1） 方案一：lc低通濾波器 lc濾波器是傳統(tǒng)的諧波補(bǔ)償裝置，一般

12、是由濾波電容器、電抗器和電阻器適當(dāng)組合而成，與諧波源并聯(lián)，除起濾波作用外，還兼顧無(wú)功補(bǔ)償?shù)男枰凰抢秒姼?、電容和電阻的組合設(shè)計(jì)構(gòu)成的濾波電路，可濾除某一次或多次諧波，最普通易于采用的無(wú)源濾波器結(jié)構(gòu)是將電感與電容串聯(lián)，可對(duì)主要次諧波（3、5、7）構(gòu)成低阻抗旁路； lc濾波基本形式2）方案二：窗函數(shù) fir濾波器的設(shè)計(jì)方法有窗函數(shù)法、頻率取樣法和最優(yōu)化設(shè)計(jì)法。其中窗函數(shù)法是設(shè)計(jì)fir濾波器最簡(jiǎn)單有效的方法，也是最常用的方法。在本次設(shè)計(jì)中，低通濾波器的系數(shù)是借助于窗函數(shù)法完成的。窗函數(shù)設(shè)計(jì)的思想是采用不同有限時(shí)寬的窗函數(shù)去乘以無(wú)限長(zhǎng)序列，從而得到有限長(zhǎng)序列h(n)。利用加窗函數(shù)進(jìn)行截?cái)嗪推交?，?shí)

13、現(xiàn)一個(gè)物理可實(shí)現(xiàn)且具有線性相位的fir濾波器的設(shè)計(jì)目的。 fir濾波器的窗函數(shù)法設(shè)計(jì)過(guò)程為： 式中：為逼近的理想濾波器頻率響應(yīng)；為理想濾波器的單位脈沖響應(yīng)，是無(wú)限長(zhǎng)序列。為獲取實(shí)際應(yīng)用的fir濾波，需將截?cái)?，用有限長(zhǎng)的h(n)近似表示，用窗函數(shù)可以得到h(n)= *，最后得到實(shí)際fir濾波的頻率響應(yīng)h(ej)。 設(shè)計(jì)常用的窗函數(shù)有矩形窗、漢寧窗、海明窗、凱撒窗等。矩形窗是一種比較容易實(shí)現(xiàn)的窗，本設(shè)計(jì)選擇矩形窗實(shí)現(xiàn)。所以，綜合比較，最終選擇方案一。2.3.2 濾波器設(shè)計(jì)電路圖u1u2u4u32.3.3 濾波器設(shè)計(jì)公式帶寬b=45mhz.綜上所述，可以得到一般公式：2.4 乘法

14、器設(shè)計(jì) 2.4.1 乘法器特征 基本功能是w=xy+z，它滿足最少外部器件要求，0.1%建立時(shí)間為20 ns，直流耦合輸出電壓簡(jiǎn)化使用，差分輸入阻抗高，由xyz輸入。低頻放大噪聲：50nv./hz。2.4.2基本理論 乘法器基于傳統(tǒng)的形式，擁有跨導(dǎo)線性的核心，支持三線xyz的線性電壓轉(zhuǎn)換，是可以驅(qū)驅(qū)動(dòng)負(fù)載輸出的放大器。分母的電壓u由新設(shè)計(jì)的參考源提供，充分利用超低噪聲性能。下圖是原理框圖。2.5 ad9288簡(jiǎn)介ad9288是一款雙核8位單芯片采樣模數(shù)轉(zhuǎn)換器（adc），內(nèi)置片內(nèi)采樣保持電路，專(zhuān)門(mén)針對(duì)低成本、低功耗、小尺寸和易用性進(jìn)行了優(yōu)化。ad9288采用100 msps轉(zhuǎn)換速率工作，在整個(gè)工

15、作范圍內(nèi)都具有出色的動(dòng)態(tài)性能。每個(gè)通道均可以獨(dú)立工作。ad9288只需一個(gè)3 v（2.7 v至3.6 v）單電源和一個(gè)編碼時(shí)鐘就能充分發(fā)揮工作性能。對(duì)于大多數(shù)應(yīng)用來(lái)說(shuō)，無(wú)需外部基準(zhǔn)電壓源或驅(qū)動(dòng)器件。數(shù)字輸出為ttl/cmos兼容，單獨(dú)的輸出電源引腳支持3.3 v或2.5 v邏輯接口。編碼輸入為ttl/cmos兼容，8位數(shù)字輸出可以采用+3 v（2.5 v至3.6 v）電源供電。用戶可選項(xiàng)提供各種省電模式、數(shù)字?jǐn)?shù)據(jù)格式和數(shù)字?jǐn)?shù)據(jù)定時(shí)方案組合。在省電模式下，數(shù)字輸出被置為高阻狀態(tài)。ad9288采用先進(jìn)的cmos工藝制造，提供48引腳表面貼裝塑料封裝（7x7 mm、1.4 mm 48引腳lqfp），

16、額定溫度范圍為-40°c至+85°c工業(yè)溫度范圍。引腳排列設(shè)計(jì)可實(shí)現(xiàn)10位升級(jí)。2.6 被測(cè)網(wǎng)絡(luò)設(shè)計(jì)2.6.1 rlc串聯(lián)諧振電路電路圖 （如圖9）圖92.6.2 rlc設(shè)計(jì)公式 1.幅頻響應(yīng)2相頻特性當(dāng)時(shí)，電路處于串聯(lián)諧振狀態(tài)諧振角頻率為：諧振頻率為：在l和c為定值的條件下，q值僅決定于回路電阻r的大小。2.7 特性曲線顯示點(diǎn)頻顯示：3.電路與程序設(shè)計(jì) 3.1 電路的設(shè)計(jì) 3.1.1系統(tǒng)總體框圖 3.1.2 正交掃頻信號(hào)源（1）電路原理圖 圖9正交掃頻信號(hào)源采用ad9854,用fpga產(chǎn)生兩路正交掃頻信號(hào)。（2） 方案選擇1） 方案一：選用ad9851ad9851芯片是a

17、d公司采用先進(jìn)cmos技術(shù)生產(chǎn)的最高時(shí)鐘為180mhz、高集成度直接數(shù)字式頻率合成器件。它由一個(gè)高速dds,一個(gè)高速、高性能dac以及比較器等構(gòu)成一個(gè)完全數(shù)字控制可編程頻率合成器,其時(shí)鐘輸入端內(nèi)置一個(gè)6倍頻乘法器,并且具有時(shí)鐘產(chǎn)生功能。ad9851的原理框圖如圖2所示,可將其用作一個(gè)高精度可編程的數(shù)字頻率合成器和時(shí)鐘生成器。當(dāng)參考時(shí)鐘源的頻率精度很高時(shí),其輸出數(shù)字化的模擬正弦波的頻率和相位都很穩(wěn)定。生成的正弦波經(jīng)濾波后可直接用作頻率源,也可通過(guò)內(nèi)部的比較器轉(zhuǎn)換成方波作時(shí)鐘源。ad9851共包含40位控制碼(d39d0),其作用是:(1)d39d35相位調(diào)制碼,用來(lái)控制ad9851的相位調(diào)制量。

18、(2)d34控制電源模式。(3)d33是邏輯電平,一般選擇邏輯0。(4)d32是6倍頻選擇,為1啟用。(5)d31d0,用來(lái)控制ad9851輸出的頻率。這32位頻率控制碼是由輸入的頻率值轉(zhuǎn)換過(guò)來(lái)的。當(dāng)系統(tǒng)輸入時(shí)鐘頻率為180mhz時(shí),其輸出頻率分辨率接近0.04hz。2）方案二：選用ad9854ad9854數(shù)字頻率合成器是一款高度集成的器件，采用先進(jìn)的dds技術(shù)，內(nèi)置兩個(gè)高速、高性能正交dac，共同構(gòu)成一個(gè)數(shù)字可編程i與q頻率合成器。以精密時(shí)鐘源作為基準(zhǔn)時(shí)，ad9854能產(chǎn)生高度穩(wěn)定的頻率-相位、振幅可編程正弦和余弦輸出，可用作通信、雷達(dá)和其它許多應(yīng)用中的捷變lo。創(chuàng)新型高速dds內(nèi)核可提供4

19、8位頻率分辨率（使用300 mhz sysclk時(shí)，調(diào)諧分辨率為1 hz）。保持17位則可確保該器件具有出色的無(wú)雜散動(dòng)態(tài)范圍(sfdr)。ad9854的電路架構(gòu)允許產(chǎn)生頻率最高達(dá)150 mhz的同步正交輸出信號(hào)，該輸出信號(hào)能以最高每秒1億新頻率的速率進(jìn)行數(shù)字式調(diào)諧。內(nèi)部比較器可以將（經(jīng)過(guò)外部濾波的）正弦波輸出轉(zhuǎn)換為方波，用于捷變時(shí)鐘發(fā)生器應(yīng)用。該器件提供兩個(gè)14位相位寄存器和一個(gè)單引腳用于bpsk操作。針對(duì)更高階psk操作，利用i/o接口可以實(shí)現(xiàn)相位變化。12位i與q dac與創(chuàng)新的dds架構(gòu)配合，可提供出色的寬帶和窄帶輸出無(wú)雜散動(dòng)態(tài)范圍(sfdr)。如果不需要正交功能，也可以將q dac配置

20、為用戶可編程控制dac。配置比較器時(shí)，12位控制dac還有助于在高速時(shí)鐘發(fā)生器應(yīng)用中控制靜態(tài)占空比。兩個(gè)12位數(shù)字乘法器可以對(duì)正交輸出進(jìn)行可編程振幅調(diào)制、開(kāi)關(guān)輸出形鍵控和精密振幅控制。該器件還具有線性調(diào)頻(chirp)功能，便于寬帶寬掃頻應(yīng)用。ad9854具有可編程4×至20× refclk乘法器電路，可以利用頻率較低的外部基準(zhǔn)時(shí)鐘在內(nèi)部產(chǎn)生300 mhz系統(tǒng)時(shí)鐘，這樣用戶實(shí)現(xiàn)300 mhz系統(tǒng)時(shí)鐘源時(shí)，既節(jié)省了費(fèi)用，又解決了難題。 單端或差分輸入也能直接處理300 mhz時(shí)鐘速率。該器件支持單引腳、傳統(tǒng)fsk和頻譜質(zhì)量增強(qiáng)的頻率漸變fsk。ad9854利用先進(jìn)的0.35 m cmos技術(shù)實(shí)現(xiàn)