密勒補(bǔ)償運算放大器的設(shè)計及優(yōu)化

1、蘇州科技學(xué)院天平學(xué)院本科生畢業(yè)設(shè)計（論文）密勒補(bǔ)償運算放大器的設(shè)計與優(yōu)化摘 要電子工業(yè)在如今飛速的發(fā)展，集成電路在各行各業(yè)中起到了越來越重要的作用，從而促使需求量越來越高。高速、高精度、多功能、低功耗等等的指標(biāo)已經(jīng)逐漸走進(jìn)人們的視野。本次設(shè)計主要闡述了放大器的基本組成，簡單電阻負(fù)載放大器和共源放大器以及二級密勒補(bǔ)償運算放大器的設(shè)計。設(shè)計中我們采用Cadence軟件在虛擬機(jī)中運行來實現(xiàn)電路的仿真。關(guān)注運算放大器的各項指標(biāo)：開環(huán)直流增益，單位增益帶寬，相位裕度，轉(zhuǎn)換速率，負(fù)載電容，靜態(tài)功耗，共模抑制比等等。根據(jù)提供的指標(biāo)參數(shù)進(jìn)行設(shè)計，最終通過改變晶體管參數(shù)和元器件參數(shù)進(jìn)行分析，進(jìn)而可以達(dá)到優(yōu)化電路

2、的目的。關(guān)鍵詞 運算放大器；電路設(shè)計；Cadence仿真；性能指標(biāo)The design and optimization of Miller compensation operational amplifierAbstractWith the rapid development of the electronics industry nowadays, IC has played an increasingly important role in all walks of life, contributing to the demand for it becoming higher and h

3、igher. This design mainly elaborated the basic components of the amplifier, a simple resistive load amplifier and a common-source amplifier, and the design of a secondary Miller compensation arithmetic amplifiers. In the design, we use Cadence software running in a virtual machine to achieve the emu

4、lation of a circuit. Concern about the indicators of the operational amplifier: DC gain, GBW, PM, SR, Static power consumption, CMRR and so on. Design the circuit according to indicators and parameters provided, eventually analyzed by changing transistor parameters and component parameters and then

5、you can achieve the purpose of optimizing the circuit.Keywords Operational Amplifiers; Circuit Design; Emulation of Cadence ; Performance indicators目 錄第1章 緒論11.1 引言11.2 設(shè)計思路、運放介紹和軟件運用11.2.1 運算放大器的基本設(shè)計思路11.2.2 關(guān)于模擬集成運算放大器21.2.3 仿真軟件的介紹31.2.4 運算放大器的性能指標(biāo)31.3 章節(jié)內(nèi)容概述4第2章 簡單的電阻負(fù)載共源放大器52.1 電路原理分析52.2 電路仿真過

6、程與原理62.3 SMIC 0.18um3.3V厚氧化柵工藝PMOS管電阻負(fù)載共源放大器影響因素仿真與分析132.3.1 設(shè)定電阻=165k，L=10u不變，改變W132.3.2 設(shè)定Rds=165k不變，W=5u不變，改變L132.3.3 設(shè)定W/L=40u/10u=4不變，=165k不變，改變Vgs142.3.4 設(shè)定W/L=40u/10u=4不變，改變的大小152.3.5 設(shè)定=165k不變，W/L=4不變，改變W，L的值15第3章 簡單共源放大器的設(shè)計173.1 單級共源放大器的設(shè)計173.1.1 設(shè)計原理圖與指標(biāo)173.1.2 參數(shù)的估計173.1.3 仿真驗證183.2 共源共柵電

7、路243.2.1 設(shè)計原理圖與指標(biāo)243.2.2 參數(shù)估計253.3 參數(shù)比對分析26第4章 二級密勒補(bǔ)償運算放大器的設(shè)計和分析264.1 電路原理和參數(shù)估計264.1.1 電路原理分析264.1.2 設(shè)計指標(biāo)264.2 電路設(shè)計與參數(shù)估算264.2.1 分配各級的增益264.2.2 確定密勒電容Cc的大小264.2.3 確定各級工作電流264.2.4 確定第一級輸出擺幅和靜態(tài)工作點264.2.5 估算第一級寬長比264.2.6 第二級寬長比的估算264.3 仿真驗證和結(jié)果分析264.3.1 靜態(tài)工作點仿真264.3.2 共模輸入范圍仿真的過程和結(jié)果264.3.3 開環(huán)增益，相位裕度，單位增益

8、帶寬的仿真264.3.4 共模電壓與差模增益的關(guān)系264.3.5 共模抑制比的仿真過程與結(jié)果264.3.6 共模輸入和共模抑制比的關(guān)系264.3.7 瞬態(tài)分析264.3.8 電路靜態(tài)總功耗264.4 密勒電容對零點極點的影響以及運算放大器性能參數(shù)和穩(wěn)定性的影響264.5 運算放大器設(shè)計指標(biāo)與仿真結(jié)果26總 結(jié)26致 謝26參 考 文 獻(xiàn)26附錄A 基于SMIC 0.18um 3.3V厚氧化珊工藝MOS管的溝道長度調(diào)制系數(shù)和參數(shù)K的參數(shù)提取表26附錄B 譯文26附錄C 外文原文2683第1章 緒論1.1 引言集成電路的發(fā)展改變了人們的日常生活，它可以說是人類文明史上的新變革。電子產(chǎn)品的越來越多，

9、應(yīng)用的范圍也越來越廣，其內(nèi)部的半導(dǎo)體集成電路的制作要求也就越來越高。進(jìn)而集成電路中的電路設(shè)計就變得越來越重要，同時也會面臨著壓力，這便是我們正在面臨的問題。目前看來，一般模擬電路設(shè)計依然需要手工設(shè)計。因此研究模擬電路設(shè)計過程，提高設(shè)計成功機(jī)會和效率是非常必要的。雖然在給定所需功能行為描述的數(shù)字系統(tǒng)設(shè)計自動化方面計算機(jī)輔助設(shè)計方法應(yīng)用得很成功了，但對于模擬電路來說并不適用。 模擬電路的設(shè)計一般分為三個步驟：第一，進(jìn)行原理圖的設(shè)計，選擇設(shè)計所選用的晶體管和各個電路器件，繪制出原理圖；第二，參數(shù)的估算，根據(jù)所要求給定的參數(shù)，總體上估算出電路中元器件的參數(shù)數(shù)值；第三，仿真驗證，驗證實際數(shù)值是否與估算值

10、有相差，如果有相差，我們需要進(jìn)一步分析導(dǎo)致誤差的原因，通過微調(diào)電路或者元器件的參數(shù)最終得到滿足設(shè)計條件的電路圖。本次設(shè)計是根據(jù)cmos運算放大器的基本原理設(shè)計指標(biāo)和工藝要求完成的基本運算放大器的研究分析，以求從點及面的更好的去理解運算放大器的構(gòu)成和影響因素，并且能夠在仿真中經(jīng)過驗證得到所想要得到的運算放大器。1.2 設(shè)計思路、運放介紹和軟件運用簡單的介紹一下運放的研究背景和種類以及完成本次設(shè)計的設(shè)計思路和仿真軟件Cadence的使用。1.2.1 運算放大器的基本設(shè)計思路一個完整的運算放大器的設(shè)計流程可以分為：（1）確定設(shè)計目標(biāo)；（2）設(shè)計電路并運用仿真軟件進(jìn)行仿真；（3）進(jìn)行版圖的設(shè)計；（4）

11、根據(jù)版圖制作出來芯片的測試。（由于時間的限制，本次設(shè)計只考慮前兩部分的詳細(xì)研究）流程圖如圖1.1所示。圖1.1 集成運放的基本設(shè)計思路要完成一個運放電路的設(shè)計，就是首先確定電路的主要性能指標(biāo)。在本次設(shè)計中，我們主要是完成一個基本的密勒補(bǔ)償運算放大器的設(shè)計。所以我們可以基于合理的電路結(jié)構(gòu)來確定電路中的晶體管的尺寸大小和電容值的大小，借此來達(dá)到設(shè)計的目的，可以使整個電路出于合理的工作狀態(tài)。給定的設(shè)計性能指標(biāo)一般如下：（1）直流電壓增益Av；（2）單位增益帶寬GBW；（3）壓擺率SR；（4）所要驅(qū)動的負(fù)載電容CL；（5）需要達(dá)到的相位裕度PM；（6）輸入共模電壓范圍ICMR；（7）輸出電壓范圍；（8

12、）輸出電壓擺幅；（9）整個電路所允許的功耗。二級密勒補(bǔ)償運算放大器主要是由差分放大器和共源放大器組成，而共源放大器的原理即等于是一個電阻負(fù)載的運算放大器。因此在設(shè)計之前我們首先討論電阻負(fù)載的放大器的參數(shù)改變對放大器本身指標(biāo)的影響，接著在進(jìn)行對共源放大器的討論分析，有了前面這些測試數(shù)據(jù)的經(jīng)驗，之后我們在最終的設(shè)計二級密勒補(bǔ)償云運算放大器才能更好地對其進(jìn)行優(yōu)化。1.2.2 關(guān)于模擬集成運算放大器運算放大器從誕生到現(xiàn)在有40多年的歷史，由最早采用的硅工藝（NPN工藝）發(fā)展到標(biāo)準(zhǔn)硅工藝（NPN-PNP工藝），由于結(jié)型場效應(yīng)管技術(shù)的成熟最后又加入了結(jié)型場效應(yīng)管工藝。加上半導(dǎo)體集成電路運用的越來越廣泛，我

13、們對其內(nèi)部的電路設(shè)計要求也就變得越來越高。作為內(nèi)部電路系統(tǒng)中的一個重要基本單元的運算放大器的設(shè)計如今也顯得尤為的重要。根據(jù)制造工藝， 目前在使用中的集成模擬運算放大器可以分為標(biāo)準(zhǔn)硅工藝運算放大器、在標(biāo)準(zhǔn)硅工藝中加入了結(jié)型場效應(yīng)管工藝的運算放大器、在標(biāo)準(zhǔn)硅工藝中加入了MOS工藝的運算放大器。本次設(shè)計中我們主要討論的是在標(biāo)準(zhǔn)硅工藝中加入MOS工藝的運算放大器中的全MOS場效應(yīng)管工藝的模擬運算放大器，該放大器的主要特點是由于電源電壓的降低，功耗大大的降低。而按照功能/性能分類，模擬運算放大器一般可分為通用運放、低功耗運放、精密運放、高輸入阻抗運放、高速運放、寬帶運放、高壓運放，另外還有一些特殊運放，

14、例如程控運放、電流運放、電壓跟隨器等等。但是隨著技術(shù)的進(jìn)步，運放的分類的門檻一直在不斷的變化。1.2.3 仿真軟件的介紹因為如今設(shè)計的模擬集成電路都是深亞微米級別的，必須采用先進(jìn)的EDA軟件工具在計算機(jī)上進(jìn)行設(shè)計。因為基于SPICE的仿真工具Cadence公司的 Spectre 容易上手，并且仿真結(jié)果快速準(zhǔn)確。所以本次設(shè)計我們使用的仿真軟件為Cadence。Candence仿真軟件有以下幾個優(yōu)點:高品質(zhì)，更高的設(shè)計質(zhì)量，更好的設(shè)計精度，最少的轉(zhuǎn)換，并且能夠完成整個IC設(shè)計流程的各個方面。由于采用 Cadence 設(shè)計仿真電路用的是更高級精準(zhǔn)的模型，本次設(shè)計我們采用SMIC的0.18um工藝和3

15、.3V的電源電壓。1.2.4 運算放大器的性能指標(biāo)1.輸入共模電壓范圍（ICMR）：指使CMOS差分放大器中的各MOS管均工作在飽和區(qū)的共模輸入電壓的最大值和最小值。2輸出擺幅（output swing）：運放維持高開環(huán)增益時輸出電壓的范圍。3.低頻增益（DC gain）：也稱開環(huán)增益，是指未加反饋網(wǎng)絡(luò)或反饋系數(shù)為零時，放大器對輸入信號的放大倍數(shù)。4.共模抑制比（ CMRR）：衡量放大器對共模輸入信號抑制能力的一個參數(shù)。5.帶寬：放大器的增益降低到直流值的-3dB時所對應(yīng)的頻率。6.單位增益帶寬（GBW）：增益為1（0dB）時對應(yīng)的頻率。7.相位裕度：避免放大器閉環(huán)應(yīng)用時發(fā)生振蕩。8.轉(zhuǎn)換速率

16、（擺率SR）：大信號輸入時，輸出電壓的變化對時間的比值，由對電容充放電的最大電流決定。9.建立時間（settling time）：當(dāng)運放受到一階躍大信號激勵時，輸出電壓達(dá)到平穩(wěn)值所需要的時間。1.3 章節(jié)內(nèi)容概述第二章主要闡述了運放的基本構(gòu)成單元電阻負(fù)載放大器的設(shè)計和電路參數(shù)的變化對電路性能所造成的影響，從而為之后設(shè)計更為復(fù)雜的電路進(jìn)行鋪墊。第三章主要是使我們對單級放大器的設(shè)計形成一個認(rèn)識，熟悉運算放大器的設(shè)計過程以及怎樣使設(shè)計達(dá)到我們所需要的指標(biāo)。學(xué)會使用改變電路參數(shù)的方法來達(dá)成設(shè)計目的。第四章為本次設(shè)計的重點，在此我們詳細(xì)介紹了二級密勒補(bǔ)償運算放大器的設(shè)計的整個流程，并且考慮了影響電路指標(biāo)

17、的重要因素，并從中分析優(yōu)化電路。圖1.2 設(shè)計思路第2章 簡單的電阻負(fù)載共源放大器2.1 電路原理分析在這里我們討論的是基于SMIC 0.18um3.3V厚氧化柵工藝PMOS管電阻負(fù)載共源放大器的分析與設(shè)計。電阻負(fù)載的共源放大器的結(jié)構(gòu)如圖2.1所示。其將柵極電壓小信號變化轉(zhuǎn)換成漏極電流小信號，通過負(fù)載電阻轉(zhuǎn)換為輸出電壓。圖2.1 NMOS和PMOS的電阻負(fù)載共源放大器的基本原理圖當(dāng) ，晶體管M截止，電流極小， （2.1）當(dāng)接近，晶體管開始導(dǎo)通，（NMOS），開始變??；對于PMOS管，開始變大，晶體管處于飽和區(qū)。 (NMOS） (2.2) （PMOS) (2.3) 進(jìn)一步增大Vin，直到，晶體管

18、加入線性區(qū)， (2.4)通常要保證，我們可以得到小信號增益如下公式： (2.5) (2.6) (2.7)如圖2.2是交流小信號等效電路：圖2. 2 NMOS電阻負(fù)載共源放大器交流小信號等效電路據(jù)電路原理，為了實現(xiàn)高增益，可以提高負(fù)載電阻，增大晶體管的輸出電阻，提高晶體管的跨導(dǎo)等辦法。其中增加負(fù)載電阻，會占用很大面積，一般不采用。但是電阻負(fù)載放大器的寄生電容和噪聲電壓都比較小，適合低增益高頻放大器。下面對電阻負(fù)載共源放大器的影響因素進(jìn)行分析和討論。2.2 電路仿真過程與原理在軟件中繪制出電阻負(fù)載的單管共源放大器，如下圖2.3所示：電源為3.3V，PMOS采用SMIC0.18工藝3.3V晶體管，柵

19、極接電壓源偏置1V。圖2.3 PMOS電阻負(fù)載單管共源放大器電路圖取與電源Vdd相連的電壓源V0的電壓為3.3V，假設(shè)共源放大器的靜態(tài)工作電流大小是10uA，靜態(tài)工作電壓為0.5，從而固定電阻，即圖中的電阻。設(shè)置參數(shù)的方法如下圖2.4所示。圖2.4 電阻負(fù)載單管共源放大器中電阻值的設(shè)置然后在輸入電壓端做DC掃描，首先我們將PMOS的W/L的尺寸設(shè)置為1.8um，即取W=1.8um，L=10um。下面我們開始對輸入電壓做DC掃描，分析的內(nèi)容就是將輸入電壓的范圍從0V逐漸變化到3.3V（），輸出電壓的變化從0變化到。當(dāng)Vgs不斷變小，MOS開啟越大，Id越大，輸出電壓降低。最終掃描的結(jié)果如圖2.5

20、。圖2.5 DC掃描輸出端的電壓變化由于選擇的尺寸較小，本次掃描結(jié)果顯示的不夠理想（但不影響接下來的實驗結(jié)果）。用軟件中的十字坐標(biāo)來確定某個輸出電壓所對應(yīng)的輸入電壓值（盡量選擇中間點，因為此時為允許輸入擺幅最大）：圖2.6 靜態(tài)工作點的選取如圖2.6所示當(dāng)輸入電壓為1.088V時，Vsg= 3.3-1.088=2.212V，輸出電壓為0.917V，Vsd=3.3-0.917=2.383V，我們就取這個偏置的情況進(jìn)行討論。將輸入電壓源的電壓值改為1.088V。靜態(tài)工作情況顯示如下:圖2.7 靜態(tài)工作點參數(shù)綜上為電阻為負(fù)載的共源放大器的直流偏置情況設(shè)置和顯示，交流增益的情況將在之后的改變參數(shù)的過程

21、中進(jìn)行討論。接下來我們討論AC分析（交流小信號仿真），分析設(shè)置參數(shù)如圖2.8所示：圖2.8 AC分析的軟件設(shè)置其中AC magnitude表示1個單位的交流小信號電壓，選擇1V主要是為了之后在仿真結(jié)果中更加容易的讀出增益的大小。開始和截止的頻率設(shè)置為1Hz1GHz。運行之后的輸出結(jié)果為：圖2.9 AC分析的仿真結(jié)果此時低頻小信號的增益約為1.049倍。然后用ac掃描做頻譜分析（選擇dB20顯示）如下圖：圖2.10 AC掃描的頻譜軟件設(shè)置取-3dB的時所對應(yīng)的頻率值（即帶寬）, 得到WB（帶寬）為714.66MHz。圖2.11 AC掃描的幅頻特性仿真帶寬結(jié)果此時的結(jié)果是否正確我們接下來使用時域瞬

22、態(tài)仿真來驗證。首先將共源放大器的Vdc刪除用Vsin信號源代替，并設(shè)置靜態(tài)工作電壓和幅度與頻率：圖2.12 時域瞬態(tài)仿真電路原理圖圖2.13 時域瞬態(tài)仿真參數(shù)設(shè)置瞬態(tài)仿真結(jié)果如下：圖2.14 時域瞬態(tài)仿真結(jié)果分別選定輸入和輸出信號的峰峰值可以看出將1.989V的信號放大為2.0872V，放大倍數(shù)為1.049 倍，與ac仿真的結(jié)論一致。電阻為負(fù)載的共源放大器交流小信號增益的： 其中其中為已知量，為了計算我們需要確定PMOS的跨導(dǎo)和小信號電阻。DC分析保存靜態(tài)工作點，然后選擇Tools-Results Browser： 選擇OK選擇M0的靜態(tài)工作點分別找到gm和gds 計算增益值為：，結(jié)果與仿真結(jié)

23、果相一致。2.3 SMIC 0.18um3.3V厚氧化柵工藝PMOS管電阻負(fù)載共源放大器影響因素仿真與分析2.3.1 設(shè)定電阻=165k，L=10u不變，改變W根據(jù)公式（2.6），在Ids和寬長比同時增大時，gm的值變大，由于仿真過程中Von同時變小，所以在三個因素同時作用下，寬長比增加一倍，gm的值變大1.5倍。公式（2.7），輸出電阻與Ids成正比。仿真結(jié)果與理論結(jié)果一致。在輸出電阻大負(fù)載電阻3到4個數(shù)量級的情況下，公式（2.4）中的Rds可以忽略，所以，交流增益有晶體管的跨導(dǎo)和負(fù)載電阻決定，這里保持負(fù)載電阻不變，所以交流增益與晶體管的跨導(dǎo)成正比。通過計算，發(fā)現(xiàn)它們關(guān)系不是完全線性。對于帶

24、寬和增益帶寬乘積，第一個指標(biāo)與負(fù)載電容以及輸出電阻成反比，這里雖然沒有放置負(fù)載電容，但是由于晶體管有寄生電容，寬長比越大，寄生電容越大，導(dǎo)致帶寬減少，同樣的對于增益帶寬乘積，雖然隨著寬長比增大，跨導(dǎo)變大，但是同時寄生電容變大，導(dǎo)致增益帶寬乘積下降。（詳細(xì)數(shù)據(jù)見表2.1）表2.1 寬長比變化對電阻負(fù)載共源放大器參數(shù)影響的仿真結(jié)果W/LgmgdsVgsAvWBIdsVdsAv*WB1.8/106.367e-65.279e-91.0881.049714.7M-5.6u-2.38749.7M5/101.334e-57.789e-91.5832.198223.2M-7.65u-2.04490.6M10/

25、102.055e-58.935e-81.8753.386109.1M-8.38u-1.92369.4M20/103.074e-51.037e-82.0965.06354.6M-8.79u-1.85276.4M40/104.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M2.3.2 設(shè)定Rds=165k不變，W=5u不變，改變L根據(jù)公式（2.6），在Ids和寬長比同時增大時，gm的值變大，由于仿真過程中Von同時變小，所以在三個因素同時作用下，寬長比增加一倍，gm的值變大1.5倍。公式（2.7），輸出電阻與Ids成反比，與L成正比。L變小，Ids變大時

26、，輸出電阻變大，仿真結(jié)果與理論結(jié)果一致。在輸出電阻大負(fù)載電阻3到4個數(shù)量級的情況下，公式（2.4）中的Rds可以忽略，所以，交流增益有晶體管的跨導(dǎo)和負(fù)載電阻決定，這里保持負(fù)載電阻不變，所以交流增益與晶體管的跨導(dǎo)成正比。通過計算，發(fā)現(xiàn)它們關(guān)系不是完全線性。對于帶寬和增益帶寬乘積，第一個指標(biāo)與負(fù)載電容以及輸出電阻成反比，這里雖然沒有放置負(fù)載電容，但是由于晶體管有寄生電容，L變小，寄生電容越小，同時輸出電阻變小，這兩者這里變化不大，所以帶寬變化也不明顯，同樣的對于增益帶寬乘積，隨著L變小，跨導(dǎo)變大，但是同時寄生電容變小，導(dǎo)致增益帶寬乘積明顯增加。（詳細(xì)數(shù)據(jù)見表2.2）表2.2 溝道寬度對電阻負(fù)載共源

27、放大器參數(shù)影響的仿真結(jié)果W/LgmgdsVgsAvWBIdsVdsAv*WB5/101.334e-57.789e-93.3-1.5832.198223.2M7.65u2.04490.6M5/52.067e-51.386e-83.3-1.8753.403218.6M8.44u1.91743.9M5/2.53.141e-52.525e-83.3-2.0965.161215.1M9.01u1.811110.1M5/1.254.815e-55.059e-83.3-2.2567.879214.5M9.60u1.721690.0M5/15.379e-55.574e-83.3-2.3108.794213.7

28、4M9.14u1.791879.6M2.3.3 設(shè)定W/L=40u/10u=4不變，=165k不變，改變Vgs根據(jù)公式（2.6），寬長比不變的情況下，gm與過驅(qū)動電壓成正比，過驅(qū)動電壓越小，gm越??；gm與成正比，越大，gm越?。辉谶^驅(qū)動電壓和Ids同時變化時，要看其變化的快慢程度進(jìn)行比較。公式（2.7），輸出電阻與Ids成反比，與L成正比，Ids變大時，輸出電阻變大，仿真結(jié)果與理論分析一致。在輸出電阻大負(fù)載電阻3到4個數(shù)量級的情況下，公式（2.4）中的Rds可以忽略，所以，交流增益有晶體管的跨導(dǎo)和負(fù)載電阻決定，這里保持負(fù)載電阻不變，所以交流增益與晶體管的跨導(dǎo)成正比。通過計算，發(fā)現(xiàn)它們符合這個

29、關(guān)系。對于帶寬和增益帶寬乘積，第一個指標(biāo)與負(fù)載電容以及輸出電阻成反比，這里雖然沒有放置負(fù)載電容，但是由于晶體管尺寸不變，寄生電容不變，所以帶寬隨著輸出電阻變大，略微變大，同樣的對于增益帶寬乘積，由于晶體管尺寸不變，導(dǎo)致增益帶寬乘積隨著gm的變小而變小。（詳細(xì)數(shù)據(jù)見表2.3）表2.3 過驅(qū)動電壓對電阻負(fù)載共源放大器參數(shù)影響的仿真結(jié)果VgsgmgdsAvWBIdsVdsAv*WB3.3-2.1085.996e-55.248e-79.05713.5M-16.75u-0.54122.3M3.3-2.1575.535e-53.395e-89.08123.9M-14.0u-0.99217.0M3.3-2.

30、2564.528e-51.232e-87.44527.1M-9.19u-1.78201.8M3.3-2.3243.796e-58.729e-96.23528.2M-6.18u-2.28175.8M3.3-2.4692.043e-54.050e-93.36929.7M-1.92u-2.98100.1M2.3.4 設(shè)定W/L=40u/10u=4不變，改變的大小根據(jù)公式（2.6），寬長比不變的情況下，gm與過驅(qū)動電壓成正比，過驅(qū)動電壓越小，gm越??；gm與成正比，越大，gm越?。辉谶^驅(qū)動電壓和Ids同時變化時，要看其變化的快慢程度進(jìn)行比較。公式（2.7），輸出電阻與Ids成反比，與L成正比，Ids變

31、大時，輸出電阻變大，仿真結(jié)果與理論分析一致。在輸出電阻大負(fù)載電阻3到4個數(shù)量級的情況下，公式（2.4）中的Rds可以忽略，所以，交流增益有晶體管的跨導(dǎo)和負(fù)載電阻決定，這里保持負(fù)載電阻不變，所以交流增益與晶體管的跨導(dǎo)成正比。通過計算，發(fā)現(xiàn)它們符合這個關(guān)系。對于帶寬和增益帶寬乘積，第一個指標(biāo)與負(fù)載電容以及輸出電阻成反比，這里雖然沒有放置負(fù)載電容，但是由于晶體管尺寸不變，寄生電容不變，所以帶寬隨著輸出電阻變大，略微變大，同樣的對于增益帶寬乘積，由于晶體管尺寸不變，導(dǎo)致增益帶寬乘積隨著gm的變小而變小。（詳細(xì)數(shù)據(jù)見表2.4）表2.4 電阻負(fù)載對電阻負(fù)載共源放大器參數(shù)影響的仿真結(jié)果RdgmgdsVgsA

32、vWBIdsVdsAv*WB165k4.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M150k4.861e-51.428e-82.2247.27529.2M-10.51u-1.72212.4M120k5.321e-51.648e-82.1796.37237.5M-12.80u-1.76238.9M100k5.432e-51.690e-82.1575.42344.6M-14.0u-1.90241.9M82.5k6.166e-52.084e-82.0945.07854.9M-17.69u-1.84278.8M2.3.5 設(shè)定=165k不變，W/L=4不

33、變，改變W，L的值根據(jù)公式（2.5），在gm和偏置電阻不變的情況下，的變化會影響到電路增益的大小。根據(jù)公式（2.7），雖然晶體管的寬長同時在變化時它們的比值并沒有產(chǎn)生變化，但是由于L（長度）的變化，也會跟著做相應(yīng)的變化。計算中我們的長度值是在不斷減小的，因此gds的值在不斷的增大，從而的值變大，進(jìn)而影響增益的變化，增益也同時增大。而隨著晶體管的尺寸在變小，進(jìn)而晶體管的gm在增大，從而導(dǎo)致增益帶寬的乘積的增大。（詳細(xì)數(shù)據(jù)見表2.5）表2.5 晶體管寬長同比變化對電阻負(fù)載共源放大器參數(shù)影響的仿真結(jié)果W/LgmgdsVgsAvWBIdsVdsAvWB40/104.528e-51.232e-82.25

34、67.45627.1M-9.19u-1.78202.1M20/54.562e-51.700e-82.2567.50656.1M-9.08u-1.81395.8M10/2.54.637e-52.648e-82.2567.618106.7M-9.23u-1.77812.8M5/1.254.815e-55.059e-82.2567.879212.2M-9.60u-1.721671.9M4/14.920e-56.705e-82.2568.030265.6M-9.82u-1.682132.8M第3章 簡單共源放大器的設(shè)計3.1 單級共源放大器的設(shè)計第二章我們講述了電阻負(fù)載共源放大器的設(shè)計和分析，這只是運

35、放設(shè)計的一個基本單元，并且在現(xiàn)實的運放設(shè)計中我們不可能有很確定的電阻負(fù)載提供給我們來實現(xiàn)運放的設(shè)計。實際中的電阻負(fù)載即是一個或多個晶體管，我們通過調(diào)節(jié)晶體管的參數(shù)值來實現(xiàn)我們所需要得到的電阻負(fù)載值。本章主要闡述的基本的一級放大電路（共源放大器）的設(shè)計原理以及分析。3.1.1 設(shè)計原理圖與指標(biāo)圖3.1 單級共源放大器的原理圖此時電路的總電壓Vdd是3.3V，理想電流源的大小為100uA，由于是單級放大器，電路設(shè)計的指標(biāo)要求是增益Av30dB，擺幅2V。3.1.2 參數(shù)的估計根據(jù)輸出擺幅的要求，分配NMOS管和PMOS管的Von（過驅(qū)動電壓），電路圖如圖3.1。因為，這里我們?nèi)?，滿足上述條件。共源

36、放大器的增益估算公式為： （3.1）從公式（3.1）中可以得出共源放大器最后增益的大小只與nmos管（輸入管）過驅(qū)動電壓選取和放大級的溝道長度調(diào)制系數(shù)有關(guān)，適當(dāng)?shù)恼{(diào)節(jié)這兩個參數(shù)便可以控制最終放大倍數(shù)的大小。在本次設(shè)計中我們選取mos管的長度為1um。靜態(tài)工作電壓的估算： （3.2） （3.3）估算出輸出節(jié)點（Vout）的靜態(tài)工作點為。驗證估算增益是否符合實際的要求,查表得出，nmos管的溝道長度調(diào)制系數(shù)， pmos管的溝道長度調(diào)制系數(shù)。由此估算： （3.4） （3.5） （3.6）估算此時的寬長比，查表得到nmos管的參數(shù)，pmos管的參數(shù)（，其中是電子或空穴的遷移率，是單位面積柵氧化物電容）

37、。那么估算： （3.7） （3.8）3.1.3 仿真驗證靜態(tài)工作點仿真如圖（微調(diào)nmos的寬長比使靜態(tài)Vout在計算值附近，這里微調(diào)寬長比的結(jié)果為9.9/1）。 圖3.2 估算與微調(diào)后靜態(tài)工作點輸入電壓設(shè)置范圍設(shè)置為03.3V（Vdd），最終選取結(jié)果圖只需要截取靜態(tài)工作點附近即可，得到輸出電壓擺幅仿真如下：圖3.3 輸出電壓擺幅跨導(dǎo)計算公式為： （3.9）根據(jù)公式（3.1.9）我們首先做出輸出電流與電壓的變化曲線I-圖3.4 I-曲線然后在Tools中選擇Calculator（計算器）工具，選中wave然后再選中需要分析的曲線。圖3.5 計算器選擇曲線接著進(jìn)行曲線分析，選擇Special Fu

38、nction菜單中的Deriv（微分）之后在Outputs中選擇Step-Get Expression 選擇 OK 確定，最后再從Results-Plot Outputs中顯示出來得到跨導(dǎo)變化曲線。圖3.6 跨導(dǎo)隨輸入電壓變化曲線從圖3.6中可以看到，在輸入為1.1v時的gm約為345uA/V。輸出電阻計算公式為： （3.10）根據(jù)公式可以得到我們要先做出輸出電壓隨偏置電流的變化曲線，則設(shè)置偏置電流的變化范圍為0-110uA，對I1進(jìn)行DC分析得出輸出電壓曲線圖為：圖3.7 偏置電流與輸出電壓的關(guān)系根據(jù)公式（3.10）可以知道只要將該曲線進(jìn)行微分運算便可以得出輸出電阻曲線：圖3.8 偏置電流與

39、輸出電阻的關(guān)系從圖3.8中可以得到，當(dāng)偏置電流為100uA的時候，輸出電阻Rout的阻值約為296K。我們設(shè)置輸入直流電壓為靜態(tài)工作點電壓，交流電壓為1V，在對輸出電壓進(jìn)行AC掃描，就可得出放大增益的曲線：圖3.9 放大器增益曲線從圖3.9中得出實際放大倍數(shù)為247倍，約為47.85dB30dB。滿足設(shè)計指標(biāo)，并與估算結(jié)果相互驗證。圖3.10帶寬-3dB取點由圖3.10中的仿真結(jié)果得到WB（帶寬）為7.2MHz，增益帶寬的乘積為7.2247=1778.4。驗證AC掃描放大倍數(shù)是否正確，用瞬態(tài)仿真來確定，把輸入電壓源Vdc改成Vsin，設(shè)置幅度為1mV，頻率為1 MHz，直流輸入電壓選擇靜態(tài)電壓

40、值。 圖3.11 瞬態(tài)仿真圖中可以得到將峰峰值為2mV的輸入電壓放大到峰峰值471mV，大約為235.5倍，與AC仿真結(jié)果相一致。 圖3.12 各個晶體管上功耗那么得出最后靜態(tài)電路的功耗為pwr=0.00011+0.00022+0.00011=440uW。3.2 共源共柵電路3.2.1 設(shè)計原理圖與指標(biāo)圖3.13 共源共柵放大器設(shè)計原理圖此時電路的總電壓Vdd是3.3V，理想電流源為100uA，MP1和MP2構(gòu)成電流鏡將理想電流源的電流信號轉(zhuǎn)化為電壓信號輸入，提供一個穩(wěn)定的輸入電壓，要求設(shè)計的增益Av30dB，擺幅1V。3.2.2 參數(shù)估計根據(jù)輸出擺幅的要求，分配NMOS管和PMOS管的Von

41、（過驅(qū)動電壓），電路圖如圖3.13所示。因為，取。為了最終的結(jié)果能進(jìn)行比對，我們?nèi)【w管的長度仍是1um。估算靜態(tài)偏置電壓： （3.11） （3.12） （3.13）?。ㄒ驗檫@里沒有考慮的變化，實際情況是MN2的襯偏效應(yīng)導(dǎo)致的變大，故實際Vbn的值應(yīng)該比估計值要大）。增益的估算： （3.14） （3.15） （3.16）寬長比的估算： （3.17） （3.18） （3.19）由于本次參數(shù)的提取是自行提取，并不一定準(zhǔn)確，估算值只能提供給我們一個近似值，因此參數(shù)需要我們自行調(diào)整來達(dá)到指標(biāo)。將估算值帶入到實際仿真電路中，靜態(tài)工作點仿真如圖所示，由于此時的輸出電壓Vout不在估算靜態(tài)工作點，需要調(diào)節(jié)輸

42、入晶體管的寬長比來實現(xiàn)，同時電流Id的大小也符合要求。調(diào)節(jié)寬長比后為。 圖3.14 共源共柵靜態(tài)工作點調(diào)整將輸入電壓設(shè)為變量，對輸出電壓進(jìn)行DC掃描，得到輸出電壓范圍曲線：圖3.15 輸出電壓范圍偏導(dǎo)仿真，根據(jù)公式（3.9）可知要得到跨導(dǎo)曲線首先做出輸出電流與電壓的變化曲線I-：圖3.16 輸入電壓與輸出電流曲線運用計算器功能對該曲線進(jìn)行微分，得到跨到曲線；圖3.17 跨導(dǎo)曲線如圖2.17，當(dāng)輸入電壓（靜態(tài)工作點電壓）為0.97V時，晶體管MN1的跨導(dǎo)約為約為551uA/V。仿真輸出電阻曲線，根據(jù)公式（3.10）首先將理想電流源I1設(shè)為變量，對I1進(jìn)行DC分析得到輸出電壓曲線：圖3.18 電流

43、與輸出電壓曲線對其進(jìn)行微分，得到輸出電阻曲線為：圖3.19 輸出電阻曲線從圖中可以得到當(dāng)電流源電流為100uA時，輸出電阻約為428K。對輸出電壓進(jìn)行AC掃描，進(jìn)行增益大小仿真：圖3.20 電路增益曲線從圖中得出放大倍數(shù)約為573倍，即55dB30dB，到達(dá)指標(biāo)要求。取-3dB的時所對應(yīng)的頻率值（即帶寬）圖3.21 帶寬-3dB取點從圖中得到WB（帶寬）為4.79MHz，增益帶寬積為4.79573=2744.7。瞬態(tài)仿真驗證AC掃描： 圖3.22 瞬態(tài)仿真曲線從圖中得到將峰峰值為1.95mV的電壓放大為峰峰值為1074.94mV約為551倍，與AC掃描得到仿真結(jié)果相一致。 圖3.23 各晶體管

44、功耗圖那么得出最后靜態(tài)電路的功耗為pwr=450.4uW。3.3 參數(shù)比對分析我們將單級共源放大器和共源共柵放大器的兩次設(shè)計所得到的數(shù)據(jù)放在一起作一次比對，如下表：表3.1 參數(shù)比較RoutgmAvGBWpwr單級共源296k345uA/V47.85dB1778.4440uW共源共柵428k551uA/V55dB2744.7450.4uW在其他因素基本相同的情況下，單級共源放大器的單位增益帶寬比共源共柵放大器的小，增益比共源共柵放大器的增益小，輸出晶體管的跨導(dǎo)和晶體管上的總功耗都要比共源共柵放大器的小。第4章 二級密勒補(bǔ)償運算放大器的設(shè)計和分析4.1 電路原理和參數(shù)估計4.1.1 電路原理分析

45、如圖4.1所示是典型的一個nmos輸入的cmos二級運算放大器，它包括偏置電路，第一級差分放大器以及第二級共源放大器組成和密勒補(bǔ)償電路。圖4.1密勒補(bǔ)償運算放大器結(jié)構(gòu)示意圖這里采用的是用密勒效應(yīng)補(bǔ)償?shù)姆椒ㄌ岣叻糯笃鞯牡南辔辉６?，即電容Cc的電路為相位補(bǔ)償電路，補(bǔ)償電路稱為密勒補(bǔ)償，電容Cc則稱為密勒電容。從圖4.1 的電路結(jié)構(gòu)圖中我們知道，偏置電路由M8和理想電流源組成。而M5和M8組成電流鏡，目的是為了將理想電流源的電流信號通過M8轉(zhuǎn)換為電壓信號，再由M5轉(zhuǎn)換為電流信號。第一級差分放大電路由M1M5組成。M1和M2構(gòu)成pmos差分輸入對，差分輸入較單端輸入可以有效抑制共模信號的干擾。M3和M

46、4是相同的mos管構(gòu)成的電流鏡，這里作為有源負(fù)載，將差模電流轉(zhuǎn)化為差模電壓。M5的作用是提供恒定的偏置電流，使M1,2和M3,4上的電流是M5上通過的電流大小的一半。第二級放大電路是由M6和M7組成的共源放大器，M6將差分電壓信號轉(zhuǎn)換為電流信號，M7將電流信號轉(zhuǎn)換為電壓信號輸出。M6為共源放大器，M7為其提供恒定的電流偏置并作為輸出負(fù)載。4.1.2 設(shè)計指標(biāo)表4.1 運算放大器設(shè)計指標(biāo)采用CMOS工藝SMIC 0.18um3.3V電源電壓-2.5V2.5V共模輸入范圍-1V2V開環(huán)直流增益Av70dB單位增益帶寬GBW5Hz相位裕度PM轉(zhuǎn)換速率SR10V/us共模抑制比CMRR70dB靜態(tài)總功

47、耗Pdiss2mW負(fù)載電容10 pF如表4.1 所示，運算放大器的設(shè)計指標(biāo)如下：要求電源電壓在-2.5V2.5V，共模輸入范圍在-1V2V，開環(huán)直流增益Av70dB，單位增益帶寬GBW Hz，相位裕度PM，轉(zhuǎn)換速率SR10V/us，共模抑制比CMRR70dB，靜態(tài)總功耗Pdiss38dB，第二級32dB。4.2.2 確定密勒電容Cc的大小為了保證相位裕度大于60度，一般要求零點在10倍的單位增益帶寬外，相位裕度有這樣的關(guān)系：由上面的公式可以得到，因為RHP零點高于10倍的帶寬，所以根據(jù)零點（由M6決定）和第一極點（M1決定）的帶寬公式可以推導(dǎo)出： (4.1) (4.2)由公式（4.1）和（4.

48、2）可以得到兩個結(jié)果： (4.3) (4.4)又因為，擺率由Cc決定，Cc越大，擺率越低，因此所以Cc不能取過大，這里我們初步取Cc=3pF，根據(jù)最終仿真結(jié)果進(jìn)行調(diào)整。4.2.3 確定各級工作電流因為SR10V/us，故： (4.5)取=50uA，由Pdiss2mW得到電路總電流2/5=400uA，那么M6上的支路電流1.32+0.07=1.39，又因為2-0.77=1.23V (4.7)可以取=1.55V，那么，取M1和M2上的=0.5V。因此 (4.8)因為 (4.9)又因為 (4.10)那么取，。當(dāng)處于靜態(tài)工作點時， (4.11) (4.12)則，。4.2.5 估算第一級寬長比查表得，那

49、么得到： (4.13) (4.14) (4.15)注：由于條件有限，表中的參數(shù)可能存在不準(zhǔn)的情況，這里的寬長比我們只是取到大概的數(shù)據(jù)，并不是估算的數(shù)據(jù)就和實際的仿真參數(shù)相差不大，具體的情況我們將在仿真中來進(jìn)行調(diào)整，調(diào)整的思路結(jié)合電路原理來實現(xiàn)。4.2.6 第二級寬長比的估算為了得到相對合理的相位裕度，根據(jù)公式（4.3）可知，MOS管M6的跨導(dǎo)大約是M1的10倍，即gm6=10gm1，又因為M3,4電流鏡的無失調(diào)對稱設(shè)計有： (4.16)那么M6和M4的寬長比的關(guān)系為： (4.17) (4.18)，得出 。同理得到： (4.19) 4.3 仿真驗證和結(jié)果分析4.3.1 靜態(tài)工作點仿真根據(jù)對電路基本參數(shù)的估算，我們對電路的靜態(tài)工作點進(jìn)行仿真，確定每個靜態(tài)都工作在飽和區(qū)，并且處于合適的偏置狀態(tài)。 圖4.2（a）密勒補(bǔ)償運算放大器初步的靜態(tài)工作點仿真圖4.2（b）密勒補(bǔ)償運算放大器初步的靜態(tài)工作點仿真表4.2 各個晶體管靜態(tài)工作參數(shù)M8M5M7M0M1M2M3M6W/L5:15:114.2:17.5:17.5:118:118: