第1章-集成電路中的晶體管及寄生效應(yīng)

1、sppABp 在P型Si襯底上外延淀積N型外延層。再有選擇地?cái)U(kuò)散出P型隔離框，將N型 外延層圍成一個(gè)個(gè)獨(dú)立的隔離島，隔離框的擴(kuò)散深度大于外延層厚度。這樣隔離島與襯底及隔離框形成一個(gè)PN結(jié)，稱襯底結(jié)或隔離結(jié)，如圖所示。將襯底S接最低電位。則VAS或VBS0。即隔離PN結(jié)總是處于零偏或反偏狀態(tài)，僅存在微小的漏電流，故隔離島A、B處于電隔離狀態(tài)。 2、隱埋 現(xiàn)在我們觀察一個(gè)IC中的晶體管結(jié)構(gòu)，在計(jì)算rcs時(shí)有： rcs = rc1 + rc2 + rc3 CBEnP-sinRc1Rc2Rc3 S0I=I exp() 1TVVS0IpnonpopnD PD PAqLLS0I=IeTVVthVVS0I=

2、IeTVVthVVJ1J2npn+CBE2DCCSI=I exp() 1TVV1DEESI=I exp() 1TVV121ESCSI =I(e1)I(e1)TTVVVVA122ESCSI =BI (e1)I(e1)TTVVVV111200ERCVVIIAII 222100CFEVVIIBII 12ES12CSI(e1)11I(e1)TTVVRVFVII1122EBCIIIIIII 12ESCS1I(e1)111I(e1)TTVERVBFRVVCFIIIFESRCSSIIIIS為IES，ICS的公共部分，晶體管飽和電流。1111SESFSCSRII (e1)(e1)II(e1)(e1)TTTTV

3、VVVDEVVVVDCII令 11SSI (e1)I (e1)TTVVCCVVECII則 CCEC11I11I11FEFRBFRCRIII將IEC，ICC兩個(gè)電流源合并，則得到非線性混合型E-M模型在CAD中，以后兩個(gè)E-M模型常用。11232123312300DRDDFDDSRDDSRDDIIIIIIIIIIII 且 112233EBCSIIIIIIIIII 代入I1，I2，I3的表達(dá)式表示為矩陣形式123(1)1011(1)1101(1)TTTVVESERVBFRSRVCSCFSFSRVVSSFSSIeIIIeIIIe Spn+pnBECnpnnpn這就是四層三結(jié)晶體管E-M模型0.990

4、.01FSF 16151310,10,10ESCSSSIAIAIAeFTVVe1eFFTTVVVV e11FTVV eFTVV10111101BETVERVESBFRSRCSCFSFSRSSSSFIIeIIIII 1510CoffCSIIA1310CoffCSIIA(1)(1)BCTBCTBCTBCTVVERCSVVBRCSVVCSFCSVVSSFCSIIeIIeIIeIIe BCTVVSFCSSeIIRESSFII1RBSSFII 1SFCSSFIIS (Cp)pn+pnBn (Ep)EC (Bp)BCBECESCCEVVVVV 又(1)(1)(1)BCBETTBCBETTVVVVCFESS

5、FCSVVVVBFESRCSIIeIeIIeIe()exp()(1)(1)()exp()(1)CEFESCSSFCTCEBFESCSRTVIIIVVIIIV(1)(1)()ln(1)()CSSFRCBCESTESFRCBIIIVVIIIBCISI(1)(1)ln(1)CSSFRCESTESFRISVVIS11lnlnCSSFSFCESTTESFFIVVVIS 而對三層結(jié)構(gòu)極度飽和時(shí)1lnCESTFVV故：寄生PNP管使飽和壓降下降。物理意義：集電極電流被襯底結(jié)漏電流分流下降，故Vces下降。此時(shí)襯底漏電流較大：,CEBSSSIIIIII均反比于，故應(yīng)降低。 當(dāng) 時(shí)，各項(xiàng)比值小于1。0.98 ,0.01 ,0.1 ,0.1ESFRBEBCCSIVVVIexp()BCSSFCSTVIIV O16AuT=1060 C , N=1.8 1010 8.5 10nS10 5 10pS2npCjsCjcCjsCjsCjeR