第3章數(shù)值的機器運算

1、第3章數(shù)值的機器運算3.1基本內容摘要1、定點數(shù)的加、減法運算和加、減法電路的實現(xiàn) 定點數(shù)的加減運算補碼的加法公式、補碼的減法公式； 補碼的溢出判斷和檢測方法溢出的產生、符號比較法、雙進位法、雙符號位法； 從半加器到算術邏輯部件 ALU半加器、全加器、并行加法器、加減法部件ASU、BCD碼（十進制）加法器、算術邏輯部件ALU；2、定點數(shù)的乘、除法運算和乘、除法電路的實現(xiàn) 定點數(shù)的乘法運算和乘法電路的實現(xiàn)原碼一位乘法、原碼一位乘法運算器、補碼原碼一位乘法、補碼原碼一位乘法運算器； 定點數(shù)的除法運算和除法電路的實現(xiàn)原碼除法、原碼加減交替法除法運算器、補碼除法:3、邏輯運算 “與”、或”和“非”運算

2、邏輯與、邏輯或、邏輯非 “異或”運算4、定點運算器的基本結構與工作原理 移位電路 定點運算器的主要組成5、浮點數(shù)運算和浮點數(shù)運算器的實現(xiàn)二進制數(shù)的浮點表示法二進制數(shù)的浮點運算浮點數(shù)的加減法運算、浮點數(shù)的乘除法運算浮點運算器的基本結構浮點加減運算器硬件結構及其工作原理3. 2知識點一、邏輯運算邏輯與：又稱為“邏輯乘”，其邏輯表達式為：F二A X B=A B=A AB邏輯或：又稱“邏輯加”，其邏輯表達式為：F二A+B二A V B邏輯非：又稱為“邏輯反”，其邏輯表達式為：B = A異或：又稱為“按位加”，其邏輯表達式：F二A B=A VB二、定點數(shù)的加、減法運算和加、減法電路的實現(xiàn)1、補碼加減法補碼

3、加法公式：X +Y補二X補+ Y補補碼減法公式：IX Y 補=X 補一Y 補=% 補+ Y 補當X、Y、X+Y均在一定字長補碼所表示的數(shù)值范圍內，公式成立；補碼運算加減運算屮，符號位可一起參加運算，不考慮符號位和數(shù)值位的區(qū)別；在補碼減法運算中，有：一 y 補二一y 補，yh= y 補求補求補運算指對y補包括符號位“求反且最末位加1”2、溢出及其檢測方法定點數(shù)的運算中出現(xiàn)溢出，其運算結果不能表示正確結果，但可以通過一定方法修正。加減運算中溢出的判別方法有：（1）符號比較法溢出遁邏輯表達式： _V = X S Y S（X + Y） S + X sY S （X + Y） S + X sY s（X -

4、 Y）S + Xs Y s（X - Y）s（2）雙進位法溢出判斷邏輯表達式：V = C in C out，Z| C out C in二0 1,結果止溢；i C out C in= 1 0結果負溢（3）雙符號位法溢出判斷邏輯表達式：V=Ssi Ss2當SslSs2=01 結果正溢（或上溢） ；當SslSs2二10結果負溢（或下溢）；在補碼運算中，最高位（符號位）產生進位并不表示溢出，該進位雖然丟棄，但運 算結果仍然正確。3、定點加減運算器的結構（1）半加器：只是對兩個輸入數(shù)據(jù)位進行加法的電路，輸出一個結果位和一個向高位的進位, 不考慮低位的進位。半加器采用一個異或門和一個與門實現(xiàn)。（2）全加器：

5、兩個輸入數(shù)據(jù)位和低位進位輸入進行加法運算，輸出一個結果位和一個向高 位的進位。全加器采用2個異或門、2個與門和1個或門實現(xiàn)。（3）串行進位的并行加法器（行波進位加法器）n個全加器串接構成一個 n位并行加法器，即 將各位向高位的進位串聯(lián)起來，低位的進位 輸出作為高一位加法器的進位輸入，最低位的進位輸入端置0。（4）先行進位的并行加法器先行進位的并行加法器的進位信號將全加器的進位表達式 Ci=XiYi + （Xi Yi） Cm中Xi Yi定義為“進位生成函數(shù)” Gi， （XiYi）定義為 “進位傳送函數(shù)” Pi,n級并行加法器屮各級的進位信號表達式為：C 1二G 1 +P iC oC2 二 G 2

6、+P2G1+P2P1C oIIIII!C n = G n + P nG n-l + P nP nlG n2+ P nP n-1P 2G 1 + P nP n-1P 2P 1C 0先行進位電路 CLA和先行進位CLA加法器（5）加減法部件 ASU （行波進位的補碼加/減法器）（6）算術邏輯部件ALU1位ALU電路原理4位ALU邏輯部件74181功能及其應用（7）BCD碼（十進制）加法器BCD 碼加法原理：被加數(shù)的4位二進制數(shù)和加數(shù)的 4位二進制數(shù)相加時 1001則對應4位數(shù)要加0110進行修正；BCD碼減法原理：減數(shù)的4位二進制數(shù)減去被減數(shù)的 4位二進制數(shù)時有借位， 則對應4位 數(shù)要減110進行

7、修正；BCD碼加法器：加法器和修正電路組成三、定點數(shù)的乘、除法運算和乘、除法電路的實現(xiàn)1、原碼一位乘法原碼乘法的算法：乘積Z二X XY = （XY） + （O.XX X X） X （O.Y Y Y Y ）原原原SS1 2n-1 n1 2n-1 n原碼一位乘法的計算機實現(xiàn)步驟： 取被乘數(shù)X和乘數(shù)Y的絕對值I X 丨二 0. X 1X 2 X n-lX n ,I Y I =0.Y 1Y 2 Yn-lY nN位部分積的初值為全 “0” ： 以乘數(shù)Y的最低位Yn作為判斷位，若 Yn= 1 ,原部分積之和+被乘數(shù)得新部分積之和；Yn = 0 ,原部分積就是新部分積之和; 新部分積之和同乘數(shù)丨Y I 一起

8、右移一位； 依次檢查Yn-1、Yn-2 Y1 ,重復上二步操作，最終得乘積Z = X XY的絕對值； 符號位 Zs = Xs + Ys和乘積Z 結合得ZsZlZ2 Z2n-lZ2n為X XY原原碼一位乘法運算器結構2、補碼一位乘法 補碼一位乘法的表達式為：Z補二X X Y補二X補X O.Y 1Y 2 Y n+ X補X Y s補碼一位乘法的 B ooth算法運算步驟： 參加運算被乘數(shù)采用變形補碼、乘數(shù)釆用單符號位補碼表示，符號位參加運算； 乘數(shù)最低位Yn后加一位附加位Yn+1 ,初值為0； 求得每次部分積后必須與乘數(shù)一起右移一位，由乘數(shù)的最低二位Yn+1 Yn的值決定下一次執(zhí)行的操作 累加與右移

9、Yn Yn+1 =01原部分積+ X補，并右移一位；Yn Yn+1 = 10原部分積+ X補，并右移一位；Yn Yn+1 =00和 Yn Yn+1 = 11原部分積+ 0,并右移一位; 操作次數(shù)，累加n+ 1次，移位n次（最后一次不移位）；補碼一位乘法運算器結構3、原碼一位除法方法是先將符號位與數(shù)值位分開，對數(shù)值位部分進行除法運算得到的結果為商的數(shù)值部分，除數(shù)和被除數(shù)的符號位異或得到的是商的符號位，再加上商的數(shù)值部分運形成商的原碼，余數(shù)應和被除數(shù)同符號恢復余數(shù)的除法：先作被除數(shù)和除數(shù)的減法，判別余數(shù)：如果余數(shù)為正，商上為 1；如果余數(shù)為負，商上為0,由于已作了相減運算，需加上除數(shù)恢與那部分余數(shù)

10、； 加減交替法的除法：先作被除數(shù)和除數(shù)的減法，判別余數(shù)：余數(shù)為正，商上1,余數(shù)左移一位減除數(shù)；余數(shù)為負，商上0,余數(shù)左移一位加除數(shù)。若最后一次余數(shù)為負，商上 0并加丨Y| o原碼加減交替法的除法運算器4、補碼一位除法補碼加減交替法的規(guī)則表為：X補與Y補第一次操作口 補與Y補上商求新余數(shù)r i+1補的操作同號X補Y補同號（夠減）1n+i 補=2r i 補Y補異號（不夠減）0n+i 補=2r i 補 + Y補異號X補 + Y補同號（不夠減）1n+i 補=2r i 補Y補異號（夠減）0n+i 補=2r i 補 +Y補四、定點運算器的基本結構與工作原理1、移位電路的工作原理2、定點運算器的主要組成及其

11、原理五、浮點數(shù)運算和浮點數(shù)運算器的實現(xiàn)1. 浮點數(shù)的加減法運算：浮點數(shù)加減法運算的步驟：（1）對階:將原階碼小的數(shù)的尾數(shù)右移，使其階碼等于大數(shù)的階碼；（2）尾數(shù)運算：兩個尾數(shù)進行加減運算，可任意釆用一種方法；（3）結果規(guī)格化：對不符合規(guī)格化要求的結果進行規(guī)格化處理：左規(guī)或右規(guī);0舍1入法、恒置1“機器零”；階碼上（4）舍入處理：對運算時多保留的數(shù)據(jù)位進行舍入處理，可采用截去法、 法；（5）溢出處理：檢查階碼是否溢出，階碼下溢則置運算結果為浮點數(shù)形式的 溢，置溢出標志，由CPU的異常處理機制進行處理。2. 浮點數(shù)的乘除法運算浮點數(shù)加減法運算的步驟：（1）階碼運算：乘法時，階碼做加法；除法時階碼做減法,若階碼以補碼表示,若階碼以移碼表示,（2）尾數(shù)乘除法運算：階碼E xyK 二E X +Ey 補=|E x補 + |E y補階碼E M補二E X卞y補二E訂補-E階碼E xy移二Ex + Ey移二OEx移+也y補階碼0E必移二E x y移二也x移+ FEy補乘法時，先檢測相乘兩尾數(shù)中是否有“0”，若有一個為“0”，乘積必為“0”，若均不為“0”，可進行乘法運算；除法時， 檢測被除數(shù)是否為 “0”若為，“0”則商必為，“0”再檢測除數(shù)是否為；“0, ”若為“