verilog_簡(jiǎn)單交通燈實(shí)現(xiàn)

1、簡(jiǎn)易交通控制器設(shè)計(jì)要求設(shè)計(jì)一個(gè)交通控制器，用 LED 顯示燈來(lái)表示交通狀態(tài)，并以七段數(shù)碼管顯 示器顯示當(dāng)前狀態(tài)剩余秒數(shù)，具體要求如下：1、主干道綠燈亮?xí)r，支干道紅燈亮，反之依然，二者交替允許通過(guò)；主干道每 次放行35s,支干道25s；每次由綠燈變?yōu)榧t燈過(guò)程中，黃燈亮作為過(guò)度，黃 燈亮 5s；2、能實(shí)現(xiàn)正常的倒計(jì)時(shí)顯示功能；3、能實(shí)現(xiàn)總體清零功能，計(jì)數(shù)器由初始狀態(tài)開(kāi)始計(jì)數(shù)，對(duì)應(yīng)狀態(tài)的指示燈亮；4、能實(shí)現(xiàn)特殊狀態(tài)的功能的顯示，進(jìn)入特殊狀態(tài)時(shí)，東西、南北均顯示紅 燈狀態(tài)；二、 設(shè)計(jì)原理圖精品程序如下module jiao_tong(clk,jin,ra,ya,ga,rb,yb,gb,seg7,sca

2、n);input clk,jin;output ra,ya,ga,rb,yb,gb;output7:0 scan;output7:0 seg7;reg ra,ya,ga,rb,yb,gb;reg7:0 scan;reg7:0 seg7;reg1:0 state,next_state;parameter state0=2b00,state1=2b01,state2=2b10,state3=2b11;reg clk1khz,clk1hz;reg3:0 one,ten;reg1:0 cnt;reg3:0 data;reg7:0 seg7_temp;reg r1,r2,g1,g2,y1,y2;reg1

3、4:0 count1;reg8:0 count2;reg a;reg3:0 qh,ql;initial scan=8b00000000;always (posedge clk)beginif(count1=d25000)begin clk1khz=clk1khz;count1=0;endelsebegin count1=count1+1b1;endendalways (posedge clk1khz)beginif(count2=d500)begin clk1hz=clk1hz;count2=0;endelsebegin count2=count2+1b1;endendalways (pose

4、dge clk1hz)beginstate=next_state;case(state)state0:beginif(jin)beginif(!a)begin qh=b0011;ql=b0101;a=1; r1=0;y1=0;g1=1; r2=1;y2=0;g2=0;endelsebegin if(!qh&!ql)begin next_state=state1;a=0;qh=b0000;ql=b0000;endelse if(!ql)begin ql=b1001;qh=qh-1b1;endelsebegin ql=ql-1b1;endendendstate1:beginif(jin)begin

5、if(!a)begin qh=b0000;ql=b0101;a=1;r1=0;y1=1;g1=0; r2=1;y2=0;g2=0;endelsebeginif(!ql)begin next_state=state2;a=0;qh=b0000;ql=b0000;endelsebegin ql=ql-1b1;endendendend精品endstate2:beginif(jin)beginif(!a)begin qh=b0010;ql=b0101;a=1;r1=1;y1=0;g1=0; r2=0;y2=0;g2=1;endelsebegin if(!qh&!ql)begin next_state=

6、state3;a=0;qh=b0000;ql=b0000;endelse if(!ql)begin ql=b1001;qh=qh-1b1;endelsebegin ql=ql-1b1;endendendstate3:beginif(jin)beginif(!a)begin qh=b0000;ql=b0101;a=1;r1=1;y1=0;g1=0; r2=0;y2=1;g2=0;endelsebeginif(!ql)begin next_state=state0;a=0;qh=b0000;ql=b0000;endelsebegin ql=ql-1b1;endendendendendcaseone

7、=ql;ten=qh;end精品/ always (jin,clk1hz,r1,r2,g1,g2,y1,y2,seg7_temp)beginif(!jin)begin ra=r1|jin;rb=r2|jin;ga=g1&jin; gb=g2&jin;ya=y1&jin; yb=y2&jin;seg70=seg7_temp0|clk1hz;seg71=seg7_temp1|clk1hz;seg72=seg7_temp2|clk1hz;seg73=seg7_temp3|clk1hz;seg74=seg7_temp4|clk1hz;seg75=seg7_temp5|clk1hz;seg76=seg7

8、_temp6|clk1hz;seg77=seg7_temp7|clk1hz;endelsebegin seg77:0=seg7_temp7:0;ra=r1;rb=r2;ga=g1;gb=g2;ya=y1;yb=y2;endend/ always (posedge clk1khz)beginif(cnt=b01)begin cnt=b00;endelse begin cnt=cnt+1b1; endendalways (cnt,one,ten)begincase(cnt)b00 : begin data3:0=ten;scan=b01111111;endb01 : begin data3:0=o

9、ne;scan=b10111111;enddefault : begin data3:0=bx;scan=bx;end endcaseendalways (data)begincase(data3:0)4b0000 : seg7_temp7:0=8b11000000;4b0001 : seg7_temp7:0=8b11111001;4b0010 : seg7_temp7:0=8b10100100;4b0011 : seg7_temp7:0=8b10110000;4b0100 : seg7_temp7:0=8b10011001;4b0101 : seg7_temp7:0=8b10010010;4b0110 : seg7_temp7:0=8b10000010;4b0111 : seg7_temp7:0=8b11111000;4b1000 : seg7_t