信號完整性分析之二

1、2021-4-26信號完整性分析之二1 信號完整性分析方法 2021-4-26信號完整性分析之二2 SISI簡介簡介 信號產(chǎn)生基本原理信號產(chǎn)生基本原理 信號質(zhì)量測試方法信號質(zhì)量測試方法 信號時序測試方法信號時序測試方法 示波器基礎(chǔ)知識示波器基礎(chǔ)知識 常見的常見的SISI問題問題 SISI分析分析 信號完整性分析實(shí)例信號完整性分析實(shí)例 電子設(shè)計(jì)中的電子設(shè)計(jì)中的SISI問題問題 建模與仿真建模與仿真 信號完整性的仿真例子信號完整性的仿真例子 2021-4-26信號完整性分析之二3 帶寬和采樣率帶寬和采樣率 帶寬是指示波器垂直放大器的頻率響應(yīng) 定義為: 信號幅度下降3db.在此頻點(diǎn)為示波器的帶 寬在

2、3db的帶寬頻率,信號垂直幅度的誤差大約為30%. BW=0.42/Tr 采樣率是用來衡量示波器采樣速度的參數(shù)，指示波器 在一秒內(nèi)可以捕獲樣品的數(shù)量，單位是S/S（樣點(diǎn)/秒） 例如某示波器的采樣率為20GS/S，是指該示波器在一 秒內(nèi)最多可以采集20G個樣點(diǎn)。 2021-4-26信號完整性分析之二4 采樣間隔、采樣時間和記錄長度采樣間隔、采樣時間和記錄長度 示波器所采集的兩個相臨樣點(diǎn)之間的間隔叫采樣間隔， 它的單位為時間s（ms，us，ns，ps）。采樣距離是可 以調(diào)節(jié)的，不同示波器的最大采樣間隔和最小采樣間 隔通常是不一樣的； 采樣時間是指示波器所采樣的顯示波形里面的第一個 樣點(diǎn)到最后一個樣

3、點(diǎn)之間的時間間隔，它的單位是s （ms，us，ns，ps）； 記錄長度是指在采樣時間里所捕獲樣品的數(shù)量，單位 是個； 2021-4-26信號完整性分析之二5 采樣距離、采樣時間和記錄長度采樣距離、采樣時間和記錄長度 它們之間的關(guān)系公式： 采樣間隔=分辨率=1/采樣率 采樣時間=采樣間隔 * 記錄長度 最大記錄長度=采樣時間/最小采樣間隔 =采樣時間*最大采樣率 2021-4-26信號完整性分析之二6 示波器的采樣模式示波器的采樣模式 示波器的采樣模式有實(shí)時采樣和等效采樣兩種。 實(shí)時采樣是指示波器根據(jù)實(shí)際采樣率，在每個采樣波形的上升沿 都數(shù)字化一個樣點(diǎn)作為波形記錄點(diǎn)。 等效采樣是當(dāng)系統(tǒng)對采樣率的

4、要求很高時，示波器會根據(jù)循環(huán)采 樣來滿足系統(tǒng)的要求。例如當(dāng)采樣率的要求是最大采樣率的N倍 時，則示波器會分N個循環(huán)來進(jìn)行采樣。 2021-4-26信號完整性分析之二7 SISI簡介簡介 信號產(chǎn)生基本原理信號產(chǎn)生基本原理 信號質(zhì)量測試方法信號質(zhì)量測試方法 信號時序測試方法信號時序測試方法 示波器基礎(chǔ)知識示波器基礎(chǔ)知識 常見的常見的SISI問題問題 SISI分析分析 信號完整性分析實(shí)例信號完整性分析實(shí)例 電子設(shè)計(jì)中的電子設(shè)計(jì)中的SISI問題問題 建模與仿真建模與仿真 信號完整性的仿真例子信號完整性的仿真例子 2021-4-26信號完整性分析之二8 常見的常見的SI問題問題 在高頻系統(tǒng)中時序的重要性

5、 信號質(zhì)量將直接影響到時序 最常見的三種信號問題： a.反射 b.串?dāng)_ c.電源/地 噪音 2021-4-26信號完整性分析之二9 常見的常見的SI問題問題 反射產(chǎn)生原因 a.阻抗失配 b.樁線 c.過孔 d.其它連接的不連續(xù)性等 2021-4-26信號完整性分析之二10 常見的常見的SI問題問題 串?dāng)_產(chǎn)生的原因 a.傳輸線之間的耦合 b.過孔之間的耦合 c.傳輸線與平面之間的耦合 d.兩個平面之間的耦合 2021-4-26信號完整性分析之二11 常見的常見的SI問題問題 電源/地 噪音產(chǎn)生的原因 a.SSO-simultaneous switching output 驅(qū)動同步輸出對電源或者地

6、的寄生效應(yīng) 又稱做對地反彈. b.SSN- simultaneous switching noise 同步開關(guān)噪音或電流變化噪音 2021-4-26信號完整性分析之二12 常見的常見的SI問題問題 除此之外,還有兩個問題會導(dǎo)致信號波形 的失真-EMC/EMI a.EMC-electromagnetic compatibility 電磁兼容 b.EMI-electromagnetic interference 電磁干涉 2021-4-26信號完整性分析之二13 常見的常見的SI問題問題 信號完整性問題的影響 當(dāng)信號完整性存在問題或者系統(tǒng)的噪音余度要當(dāng)信號完整性存在問題或者系統(tǒng)的噪音余度要 求沒有

7、達(dá)到滿足的時候，輸入信號在開關(guān)接收求沒有達(dá)到滿足的時候，輸入信號在開關(guān)接收 端到達(dá)最小高電平前就或者到達(dá)最小低電平前端到達(dá)最小高電平前就或者到達(dá)最小低電平前 就開始變形，輸入信號在靜態(tài)接收端到達(dá)最高就開始變形，輸入信號在靜態(tài)接收端到達(dá)最高 低電平前就開始上升或者在到達(dá)最小高電平前低電平前就開始上升或者在到達(dá)最小高電平前 就開始下降，電源電壓的波動也會擾亂鎖存中就開始下降，電源電壓的波動也會擾亂鎖存中 的數(shù)據(jù)，于是會導(dǎo)致邏輯錯誤，數(shù)據(jù)信號變?nèi)?，的?shù)據(jù)，于是會導(dǎo)致邏輯錯誤，數(shù)據(jù)信號變?nèi)酰?開關(guān)錯誤，甚至導(dǎo)致系統(tǒng)失效。開關(guān)錯誤，甚至導(dǎo)致系統(tǒng)失效。 2021-4-26信號完整性分析之二14 常見的常見

8、的SI問題問題 產(chǎn)生SI 問題的地方 典型數(shù)字系統(tǒng)環(huán)境流程: 硅片驅(qū)動引線接合器芯片封裝芯片 封裝焊接點(diǎn)PCB另一個系統(tǒng)器件 2021-4-26信號完整性分析之二15 常見的常見的SI問題問題 產(chǎn)生SI 問題的地方 源終端，傳輸過程，接收端。我們最關(guān)注的是源終端，傳輸過程，接收端。我們最關(guān)注的是 信號在傳輸過程中的完整性。信號在傳輸過程中的完整性。 電子工藝的趨向是不斷加快芯片運(yùn)行的速度以電子工藝的趨向是不斷加快芯片運(yùn)行的速度以 及不斷提高芯片的集成度從而將芯片的性能推及不斷提高芯片的集成度從而將芯片的性能推 向極限。目前個人電腦中的最快時鐘頻率已經(jīng)向極限。目前個人電腦中的最快時鐘頻率已經(jīng) 達(dá)

9、到達(dá)到GHz的范圍，它的上升時間已經(jīng)小于的范圍，它的上升時間已經(jīng)小于 200ps，目前看來數(shù)字信號的最快頻率可以達(dá)，目前看來數(shù)字信號的最快頻率可以達(dá) 到到10GHz。隨著制造工藝的不斷發(fā)展，邏輯門。隨著制造工藝的不斷發(fā)展，邏輯門 的長度從的長度從20世紀(jì)世紀(jì)60年代的年代的50us發(fā)展到發(fā)展到21世紀(jì)初世紀(jì)初 的的0.18us，目前的流行工藝是，目前的流行工藝是0.13us，成熟工，成熟工 藝可以做到藝可以做到0.09us和和65ns。 2021-4-26信號完整性分析之二16 常見的常見的SI問題問題 產(chǎn)生SI 問題的地方 芯片的時鐘頻率幾乎每過芯片的時鐘頻率幾乎每過18個月就翻一翻；邏個月

10、就翻一翻；邏 輯門的固有延遲已經(jīng)減小到幾十個輯門的固有延遲已經(jīng)減小到幾十個ps，但是封，但是封 裝設(shè)計(jì)技術(shù)還非常落后，就當(dāng)前的工藝來說，裝設(shè)計(jì)技術(shù)還非常落后，就當(dāng)前的工藝來說， 封裝上的連接延遲直接支配著系統(tǒng)時序余度也封裝上的連接延遲直接支配著系統(tǒng)時序余度也 成為高頻系統(tǒng)設(shè)計(jì)領(lǐng)域的瓶頸。所以目前我們成為高頻系統(tǒng)設(shè)計(jì)領(lǐng)域的瓶頸。所以目前我們 公認(rèn)的說法是：封裝的性能成為整個系統(tǒng)性能公認(rèn)的說法是：封裝的性能成為整個系統(tǒng)性能 的最主要制約因素之一。的最主要制約因素之一。 2021-4-26信號完整性分析之二17 SISI簡介簡介 信號產(chǎn)生基本原理信號產(chǎn)生基本原理 信號質(zhì)量測試方法信號質(zhì)量測試方法 信

11、號時序測試方法信號時序測試方法 示波器基礎(chǔ)知識示波器基礎(chǔ)知識 常見的常見的SISI問題問題 SISI分析分析 信號完整性分析實(shí)例信號完整性分析實(shí)例 電子設(shè)計(jì)中的電子設(shè)計(jì)中的SISI問題問題 建模與仿真建模與仿真 信號完整性的仿真例子信號完整性的仿真例子 2021-4-26信號完整性分析之二18 SI分析分析 在設(shè)計(jì)流程中的SI分析 a.經(jīng)過SI分析與認(rèn)證的電子產(chǎn)品可提高其 穩(wěn)定性,可靠性和兼容性; b.在布線布局階段沒有經(jīng)過SI分析指導(dǎo)的 原形將無法出臺; c.在布局完成后沒有經(jīng)過SI認(rèn)證的電子產(chǎn) 品在市場上可能沒有競爭力. 2021-4-26信號完整性分析之二19 SI分析分析 2021-4

12、-26信號完整性分析之二20 SI分析分析 布線布局前期分析 a.根據(jù)系統(tǒng)的需求進(jìn)行比較分析 b.I/O的工藝選擇 c.如何分布時鐘 d.芯片封裝類型的選擇 e.器件類型 2021-4-26信號完整性分析之二21 SI分析分析 布線布局前期分析(續(xù)) f.PCB疊層結(jié)構(gòu) g.pin的分配 h.網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu) I.終端匹配策略 j.兼顧EMC/EMI,如何合理布局 2021-4-26信號完整性分析之二22 SI分析分析 布線布局后期分析 a.根據(jù)SI設(shè)計(jì)指導(dǎo)方針驗(yàn)證模塊設(shè)計(jì)的合 理性; b.反射檢查; c.振鈴檢查; d.串?dāng)_檢查; e.對地反彈檢查. 2021-4-26信號完整性分析之二23

13、SI分析分析 電子產(chǎn)品設(shè)計(jì)過程中SI工程師的重要性 a.過去電子設(shè)計(jì)工程師同時擔(dān)任布線布局 工程師的角色,不存在信號工程師; b.合理的電子設(shè)計(jì)團(tuán)隊(duì): 2021-4-26信號完整性分析之二24 SI分析分析 SI分析的原則 a.數(shù)字系統(tǒng)可以抽象成三個層次的檢查: 邏輯,電路理論,電磁領(lǐng)域; b.邏輯層為三者中的最高層,在這里的SI 問題都很容易識別; c.電磁領(lǐng)域?yàn)槿咧械淖畹蛯?很多SI問 題都屬于電磁領(lǐng)域,例如反射,串?dāng)_,對地反 彈等; 2021-4-26信號完整性分析之二25 SI分析分析 SI分析的原則(續(xù)) d.從電磁的角度去理解SI問題的物理行為 對SI的分析將非常有幫助; 舉例:

14、多層疊層結(jié)構(gòu)中的SI分析 2021-4-26信號完整性分析之二26 SI分析分析 SI分析的原則(續(xù)) 2021-4-26信號完整性分析之二27 SI分析分析 SI分析的原則(續(xù)) 多層疊層結(jié)構(gòu)中的問題分析: 1.通過過孔a的開關(guān)電流產(chǎn)生電磁波; 2.電磁波在相鄰金屬平面之間傳播; 3.兩個金屬層之間產(chǎn)生變化的感應(yīng)電壓; 4.電磁波到達(dá)另一個過孔時產(chǎn)生電流; 5.這些感應(yīng)電流有會在金屬平面間產(chǎn)生新 的電磁波; 2021-4-26信號完整性分析之二28 SI分析分析 SI分析的原則(續(xù)) 多層疊層結(jié)構(gòu)中的問題分析: 6.電磁波達(dá)到芯片邊沿后部分輻射到空氣中,部 分將沿路返回; 7.當(dāng)電磁波反射回

15、來并且相互疊加的時候,共振 就產(chǎn)生了; 8.電磁波傳播,反射,耦合以及共振是信號在跳 變過程中的典型現(xiàn)象. 2021-4-26信號完整性分析之二29 SI分析分析 SI分析的原則(續(xù)) e.雖然在封裝結(jié)構(gòu)建模的過程中電磁分析 要比電路分析精確很多,但目前大多數(shù)內(nèi) 部連接的建模都是基于電路理論,而且SI 是通過電路仿真來實(shí)現(xiàn)的.這是因?yàn)殡姶?分析通常要比電路分析需要更多復(fù)雜的 運(yùn)算法則和處理資源,而且電路分析通常 能在低頻領(lǐng)域?yàn)镾I提供很好的解決方案. 2021-4-26信號完整性分析之二30 SI分析分析 SI分析的原則(續(xù)) f.通過仿真器來輔助SI分析; g.在SI分析的時候連接通常被模擬

16、成電路器 件,例如在PCB中的小段傳輸線就可模擬 成有限傳導(dǎo)率的電阻; h.利用集中電路模型法,通常把電壓當(dāng)成是 瞬間跳變的,而且常常忽略信號在兩器件 間的傳輸時間; 2021-4-26信號完整性分析之二31 SI分析分析 SI分析的原則(續(xù)) I.當(dāng)信號的頻率足夠高到其傳輸時間不能忽略 的時候,我們就使用分布式電路模型來進(jìn)行SI分 析,例如疊層R-L-C電路就可以用來做傳輸線的 模型; j.如何判斷用集總式電路模型還是分布式電路 模型? 簡單的判斷方法是:如果信號的上升時間相 當(dāng)于或者小于信號的傳輸時間的時候就必須使 用分布式電路模型,否則就可以使用集總式電路 模型. 2021-4-26信號

17、完整性分析之二32 SI分析分析 SI分析的原則(續(xù)) 例如:一段1inch的傳輸線在FR-4材質(zhì)PCB中的 傳輸時間大概是200ps,對33M系統(tǒng)而言,它的信 號上升時間大概是3ns,這個時候傳輸線的延遲 是可以忽略的,所以我們可以使用集總電路模型 法;而對500M的系統(tǒng)而言,它的上升時間約為 200ps,這個時候傳輸線的延遲我們是不能忽略 的,所以我們必須使用分布式電路模型來分析. 2021-4-26信號完整性分析之二33 SI分析分析 SI分析的原則(續(xù)) 總結(jié):隨著高頻電路的不斷發(fā)展,快速上升時間 體現(xiàn)了芯片電路的分布狀態(tài).我們在信號完整性 分析過程中必須使用分布式電路模型來仿真?zhèn)?輸

18、的延遲.然而在高頻領(lǐng)域,單使用分布式電路 模型還是不夠的,完整的電磁領(lǐng)域分析得通過解 麥克斯韋方程來得到解決.因?yàn)樵诟哳l領(lǐng)域連接 線不能簡單地用電阻或者R-L-C電路就可以仿 真出來的,還涉及到傳輸線理論. 2021-4-26信號完整性分析之二34 SISI簡介簡介 信號產(chǎn)生基本原理信號產(chǎn)生基本原理 信號質(zhì)量測試方法信號質(zhì)量測試方法 信號時序測試方法信號時序測試方法 示波器基礎(chǔ)知識示波器基礎(chǔ)知識 常見的常見的SISI問題問題 SISI分析分析 信號完整性分析實(shí)例信號完整性分析實(shí)例 電子設(shè)計(jì)中的電子設(shè)計(jì)中的SISI問題問題 建模與仿真建模與仿真 信號完整性的仿真例子信號完整性的仿真例子 2021

19、-4-26信號完整性分析之二35 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射原理 反射的計(jì)算 反射的消除 串?dāng)_產(chǎn)生的原理 如何消除串?dāng)_ 2021-4-26信號完整性分析之二36 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射原理 信號源產(chǎn)生帶有能量的信號,信號又通過有一定阻抗Z0 的傳輸線傳到負(fù)載,盡管傳輸線在傳送信號的過程中被 看作電阻,但它并不消耗能量,信號的能量只能通過負(fù)載 的阻抗吸收.從信號源到負(fù)載的最大能量傳輸要求負(fù)載 阻抗等于源阻抗,如果兩者不匹配,從源出來的信號能量 部分被負(fù)載阻抗吸收,剩下的部分將反射回源阻抗,信號 源就只好做出相應(yīng)的變化去補(bǔ)償輸出.因此,負(fù)載端的信 號波形就可以看

20、作反射波與信號源輸出的疊加. 2021-4-26信號完整性分析之二37 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射原理 反射波的大小又取決于線阻抗與負(fù)載阻抗的失配情況以及信 號源的跳變時間(transition time)與傳輸延遲時間(propagation delay) 的比率TR/TPD.阻抗的失配情況可以通過反射系數(shù)來衡量,TR與 TPD的關(guān)系有如下幾中情況: a. 如果跳變時間TR遠(yuǎn)大于傳輸延遲時間TPD,當(dāng)信號反射回信號 源時,信號源的輸出只改變了一點(diǎn)點(diǎn),所以反射對信號就只引起小小 的擾動,在負(fù)載端表現(xiàn)為小小的過沖. b.如果傳輸延遲時間足夠大,以至于當(dāng)反射信號反射回信號源時,信

21、號源的輸出已經(jīng)改變了許多,這時信號源就必須作出較大的變化去 補(bǔ)償輸出.對這個大的補(bǔ)償輸出負(fù)載又會反射新的變化,如此往返, 就會產(chǎn)生振鈴(ringing)現(xiàn)象. 2021-4-26信號完整性分析之二38 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的計(jì)算 當(dāng)信號線的長度足夠長時才被視為傳輸線,傳輸線 的反射信號的大小取決于傳輸線阻抗Z0與負(fù)載阻抗ZL 的差別.反射信號與原信號的比值稱為反射系數(shù)Kr,它們 之間的關(guān)系公式為: Kr=(ZL-Z0)/(ZL+Z0) 從上面的公式可以看出: a.當(dāng)傳輸線上的負(fù)載開路 時,相當(dāng)于ZL趨于無窮大,代入公式可得Kr=1,即此時的 信號將全部反射回去;b.當(dāng)負(fù)載

22、短路時,相當(dāng)于ZL=0,代入 上面的公式,可得Kr=-1.在這種狀態(tài)下的信號也會完全 反射回去,只不過反射回去的信號方向跟前一種情況相 反,從本質(zhì)上來說就是傳輸線為信號提供了一個無消耗 的回路. 2021-4-26信號完整性分析之二39 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的計(jì)算 為了更好地理解反射的本質(zhì),下面舉一個實(shí)例通過 計(jì)算來進(jìn)行說明. 假設(shè)我們使用的驅(qū)動器的低電平輸出特性為(0.2v,24mA); 負(fù)載為CMOS器件,其輸入阻抗為ZL=100k歐姆數(shù)量級; 而傳輸線的阻抗的典型值是30-150歐姆,為方便計(jì)算, 這里取Z0=50歐姆.則 源輸出阻抗:ZS=VOL/IOL=0.2V

23、/24mA=8.3歐姆; 負(fù)載端的反射系數(shù):Kr=(100000-50)/(100000+50)=1; 源輸出端的反射系數(shù):Krs=(8.3-50)/(8.3+50)=-0.72; 2021-4-26信號完整性分析之二40 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的計(jì)算 下面討論計(jì)算源輸出從高電平到低電平的變化過 程,也就是從3.5v變到0.2v的過程. 在源輸出端得到的交流信號為: V0=(0.2-3.5)*Z0/(Z0+ZS)=(0.2-3.5)*50/(50+8.3)=-2.84v; 信號源的交流信號為:VS1=3.5-2.84=0.66v 當(dāng)V0到達(dá)負(fù)載時,發(fā)生完全發(fā)射,這是第一次反

24、射,反射信 號的大小為VR1=-2.84V.因負(fù)載端原來的電壓為3.5v,加 上到達(dá)的V0(-2.84v)和反射信號(-2.84v),負(fù)載端的電壓 變?yōu)? VL1=3.5-2.84-2.84=-2.19v 2021-4-26信號完整性分析之二41 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的計(jì)算 反射信號返回輸出端時也發(fā)生反射,這時的反射系數(shù)是-0.72, 反射信號的大小為: VR2=VR1*KRS=-2.84*-0.72=2.04V 這時輸出端的交流信號為：這時輸出端的交流信號為： VS2=0.66-2.84+2.04=-0.14V 第二次反射信號又返回到負(fù)載端,這時負(fù)載端的電壓為: VL2

25、=-2.19+2.04+2.04=1.89V 用同樣的方法可以算得用同樣的方法可以算得: VL3=-1.05V;VL4=1.07V;VL5=-0.45V 信號如此往返,每往返一次信號就減弱一些,只有當(dāng)負(fù)載端電壓降至 低于輸入門限電壓時,負(fù)載端才算得到了正確的傳輸信號. 2021-4-26信號完整性分析之二42 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 (1) 從電路設(shè)計(jì)的角度來消除反射 要消除反射,就要使KR=0,即Z0=ZL.從電路設(shè)計(jì)的角度來說, 我們通常利用端接的方法來達(dá)到消除反射的目的.就端接 來說,也有好幾種方法,下面分別進(jìn)行描述. a并聯(lián)端接 在負(fù)載端并聯(lián)一個電阻來減小負(fù)載

26、阻抗,使得ZL=Z0,這種 方法就叫做并聯(lián)端接. 2021-4-26信號完整性分析之二43 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 由于輸入阻抗往往都很高,因此我們通常用阻值為Z0 的電阻RT與ZL并聯(lián),使得并聯(lián)后的阻值非常接近Z0,從而 達(dá)到消除反射的目的.但是,這種方法有個很大的缺點(diǎn),就 是在高電平輸出時RT消耗的電流太大.對于一個50歐姆 的端接,它將消耗多達(dá)48mA的電流,而大多數(shù)器件的高電 平輸出電流都不超過5mA(通常為3.2mA)!雖然把并聯(lián)電 阻端接到VCC上會有一定的改善,因?yàn)槠骷牡碗娖轿?收電流通常都高于高電平時的吸收電流,但大多數(shù)器件在 低電平輸出時的吸收電流

27、都在24mA以下,如此可見上述 方法依然不能很好地解決問題,應(yīng)該慎用. 2021-4-26信號完整性分析之二44 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 再介紹一種比較可取的并聯(lián)端接方法,電路如下圖所 示: 從圖中可以看出,它是用一個串聯(lián)的RC網(wǎng)絡(luò)作并聯(lián)端接,其 中RT=Z0,電容CT的值可為100pF,確切的值并不重要,在這 里它只是起通高頻阻低頻的作用.這樣對于輸出驅(qū)動來說 就不存在直流負(fù)載了.這中端接方法又稱為交流并聯(lián)端接, 是最常用的并聯(lián)端接方法. 2021-4-26信號完整性分析之二45 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 b. 串聯(lián)端接 上面在負(fù)載端的并聯(lián)端

28、接是為了消除第一次反射,我們還可 以在輸出端串聯(lián)一個電阻,用來消除第二次反射.具體做 法是在源端串聯(lián)一個電阻,使得這個電阻的值和源阻抗之 和恰好等于傳輸阻抗,即RT+ZS=Z0.使用這種方法,我們就 可以利用第一次反射來達(dá)到信號完全傳輸?shù)截?fù)載端的目 的.原因很簡單,假設(shè)負(fù)載需要一個3v的電壓,源會給出一 個3v的電壓,但由于(RT+ZS)和Z0的分壓作用,實(shí)際的輸出 電壓應(yīng)該為1.5v,當(dāng)該電壓到達(dá)負(fù)載的時候,通過第一次全 反射,它就可以獲得兩個1.5v的電壓,這正是它所需要的電 壓,而反射回輸出端的電壓將被完全吸收,不存在第二次 反射,這個過程就相當(dāng)于信號的完全傳輸. 2021-4-26信號

29、完整性分析之二46 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 此外,我們還必須注意兩個問題: a. 因?yàn)槎私硬豢赡苓_(dá)到完全匹配,所以很有可能會產(chǎn)生 振鈴,如果振鈴的大小在可以容忍的范圍內(nèi),就不會發(fā)生什 么問題,因?yàn)檎疋徲袝r會淹沒在存儲線的高電容性中; b. 通常一個非常匹配的電阻是不可能,因?yàn)轵?qū)動器的高 電平輸出阻抗和低電平輸出阻抗是不一樣的.這使得端接 電阻的選擇變的很難,因?yàn)椴豢赡苡幸粋€對于兩種情況都 很理想的端接電阻,設(shè)計(jì)者們必須折衷選擇. 2021-4-26信號完整性分析之二47 信號完整性分析實(shí)例信號完整性分析實(shí)例 反射的消除 (2) 從布線的角度來減少反射 阻抗受控信號線是

30、信號在電路板上傳輸?shù)拿浇?合適的端接將確保信號 的抗干擾性,但仍然有可能因?yàn)?布線不適當(dāng)而引起較大的噪聲.下面的 兩種布線規(guī)則可以減少噪聲和反射. 避免傳輸線的阻抗不連續(xù)性.阻抗不連續(xù)點(diǎn)就是傳輸線突變的點(diǎn),如 直拐角,過孔等,它將產(chǎn)生信號的反射,應(yīng)盡可能避免.布線時應(yīng)注意以下 幾點(diǎn): a. 避免走線的直拐角,盡可能用45度角走線或弧線,以改善阻抗的不連 續(xù)性; b. 盡可能少用過孔,因?yàn)槊總€過孔都是一個阻抗不連續(xù)點(diǎn); c. 外層的信號線避免通過內(nèi)層,內(nèi)層的信號線也避免跑到外層.因?yàn)閮?nèi) 層信號線屬于帶狀線,而外層信號線屬于微波線,而兩種不同類型的傳 輸線的阻抗是不相同的.如果信號從外層走到內(nèi)層或

31、者從內(nèi)層跑到外層 都會引起反射. 2021-4-26信號完整性分析之二48 信號完整性分析實(shí)例信號完整性分析實(shí)例 串?dāng)_ (I) 串?dāng)_的分類和成因 串?dāng)_就是信號間不希望有的耦合串?dāng)_就是信號間不希望有的耦合,串?dāng)_有容性串?dāng)_和感性串?dāng)_串?dāng)_有容性串?dāng)_和感性串?dāng)_ 兩種兩種,在現(xiàn)實(shí)問題中感性串?dāng)_所占的比例要比容性串?dāng)_大在現(xiàn)實(shí)問題中感性串?dāng)_所占的比例要比容性串?dāng)_大 得多得多. (1) 容性串?dāng)_ 容性串?dāng)_就是信號線間的容性耦合容性串?dāng)_就是信號線間的容性耦合,當(dāng)兩條信號線在一定長當(dāng)兩條信號線在一定長 度上靠得比較近時就會發(fā)生度上靠得比較近時就會發(fā)生.如下圖所示的兩根信號線如下圖所示的兩根信號線,分分 別成為噪聲

32、源和噪聲接收線別成為噪聲源和噪聲接收線. 2021-4-26信號完整性分析之二49 信號完整性分析實(shí)例信號完整性分析實(shí)例 容性串?dāng)_ Vs=Is*Zs Vl=Il*Zl 2021-4-26信號完整性分析之二50 信號完整性分析實(shí)例信號完整性分析實(shí)例 容性串?dāng)_ 由于線間存在寄生電容由于線間存在寄生電容,噪聲源上的噪聲就會通過電流噪聲源上的噪聲就會通過電流 注入的形式耦合到噪聲接收線上注入的形式耦合到噪聲接收線上.在傳輸線上在傳輸線上,對于電流來對于電流來 說兩邊的阻抗都是說兩邊的阻抗都是Z0,它將向兩邊傳輸它將向兩邊傳輸,直到消耗在源和負(fù)直到消耗在源和負(fù) 載上載上.由噪聲產(chǎn)生的電壓尖峰值是由阻抗由

33、噪聲產(chǎn)生的電壓尖峰值是由阻抗ZL和和ZS決定的決定的,如如 果負(fù)載端沒有端接的話果負(fù)載端沒有端接的話,產(chǎn)生的電壓尖峰將非常大產(chǎn)生的電壓尖峰將非常大,因此負(fù)因此負(fù) 載端的端接可以大大減小器件輸入端的電壓噪聲載端的端接可以大大減小器件輸入端的電壓噪聲. 2021-4-26信號完整性分析之二51 信號完整性分析實(shí)例信號完整性分析實(shí)例 容性串?dāng)_ 如此可見的，當(dāng)兩根信號線靠得越近如此可見的，當(dāng)兩根信號線靠得越近,相互之間的容性串?dāng)_就越相互之間的容性串?dāng)_就越 大大.所以我們可以通過增大信號線間的距離來減小或消除容性串?dāng)_所以我們可以通過增大信號線間的距離來減小或消除容性串?dāng)_,但但 由于板子的空間是有限的，我

34、們不可能無限制地增大信號線間的距離由于板子的空間是有限的，我們不可能無限制地增大信號線間的距離 來抗容性串?dāng)_來抗容性串?dāng)_,還有一個辦法就是在兩根信號線間加一條地線還有一個辦法就是在兩根信號線間加一條地線,使得兩使得兩 邊的容性串?dāng)_都耦合到地線上去邊的容性串?dāng)_都耦合到地線上去,不過這條地線要求是很純的不過這條地線要求是很純的,為了更為了更 好地接地好地接地,這根地線必須每隔這根地線必須每隔1/4波長的地方就接入到地層波長的地方就接入到地層.這里的波長這里的波長 指信號線上最高頻率的波長指信號線上最高頻率的波長.最高諧波頻率通常認(rèn)為是最高諧波頻率通常認(rèn)為是 Fmax=1/(3.14*TR),而最高

35、頻率的波長為而最高頻率的波長為 入入=1/TPD*1/Fmax 以以TR=1.25ns,TPD=4.14ns/ft為例為例: 最高諧波頻率最高諧波頻率:Fmax=1/(3.14*1.25ns)=255MHz 相關(guān)波長相關(guān)波長:入入=1/(4.14ns/ft)*1/255MHz*12in/ft=11.4 in 入入/4=2.8 in 2021-4-26信號完整性分析之二52 信號完整性分析實(shí)例信號完整性分析實(shí)例 感性串?dāng)_ (1) 感性串?dāng)_感性串?dāng)_ 感性串?dāng)_可以看成是信號在一個不希望有的寄生變壓器初次級之間的偶合感性串?dāng)_可以看成是信號在一個不希望有的寄生變壓器初次級之間的偶合.如果兩相鄰或如果兩相

36、鄰或 相近的信號線之間存在閉合的回路相近的信號線之間存在閉合的回路,那么它們之間會引起感性串?dāng)_那么它們之間會引起感性串?dāng)_,如下圖所示如下圖所示: 感性串?dāng)_的大小取決于兩個環(huán)路靠近的程度和環(huán)路面積的大小以及被影響負(fù)載的阻抗感性串?dāng)_的大小取決于兩個環(huán)路靠近的程度和環(huán)路面積的大小以及被影響負(fù)載的阻抗. 兩個信號環(huán)路靠得越近兩個信號環(huán)路靠得越近,環(huán)路面積越大環(huán)路面積越大,串?dāng)_也就越大串?dāng)_也就越大.在負(fù)載端的感性串?dāng)_信號大小跟容在負(fù)載端的感性串?dāng)_信號大小跟容 性串?dāng)_一樣性串?dāng)_一樣,都隨著負(fù)載阻抗的增大而增大都隨著負(fù)載阻抗的增大而增大.因此也可以通過在負(fù)載端并聯(lián)電阻來減小感因此也可以通過在負(fù)載端并聯(lián)電阻來

37、減小感 性串?dāng)_性串?dāng)_. 2021-4-26信號完整性分析之二53 信號完整性分析實(shí)例信號完整性分析實(shí)例 感性串?dāng)_ (II） 串?dāng)_的消除串?dāng)_的消除 綜上所述綜上所述,可以消除串?dāng)_的方法總結(jié)如下可以消除串?dāng)_的方法總結(jié)如下: a. 由于容性串?dāng)_和感性串?dāng)_的大小均隨著負(fù)載阻抗的增大而增大由于容性串?dāng)_和感性串?dāng)_的大小均隨著負(fù)載阻抗的增大而增大,所以應(yīng)對所以應(yīng)對 能引起串?dāng)_的信號線進(jìn)行適當(dāng)?shù)亩私幽芤鸫當(dāng)_的信號線進(jìn)行適當(dāng)?shù)亩私? b. 增大信號線之間的距離可以有效地減小容性串?dāng)_增大信號線之間的距離可以有效地減小容性串?dāng)_; c. 在相鄰信號線間插入一根地線也可以有效地減小容性串?dāng)_在相鄰信號線間插入一根地線也

38、可以有效地減小容性串?dāng)_,但這根地線必須但這根地線必須 每隔四分之一波長就接入地層每隔四分之一波長就接入地層,以保證地的純度以保證地的純度; d. 對于感性串?dāng)_對于感性串?dāng)_,應(yīng)盡量減少環(huán)路面積應(yīng)盡量減少環(huán)路面積,如果可能的話就消除這個環(huán)路如果可能的話就消除這個環(huán)路; e. 避免信號共用回路避免信號共用回路. 2021-4-26信號完整性分析之二54 SISI簡介簡介 信號產(chǎn)生基本原理信號產(chǎn)生基本原理 信號質(zhì)量測試方法信號質(zhì)量測試方法 信號時序測試方法信號時序測試方法 示波器基礎(chǔ)知識示波器基礎(chǔ)知識 常見的常見的SISI問題問題 SISI分析分析 信號完整性分析實(shí)例信號完整性分析實(shí)例 電子設(shè)計(jì)中的電

39、子設(shè)計(jì)中的SISI問題問題 建模與仿真建模與仿真 信號完整性的仿真例子信號完整性的仿真例子 2021-4-26信號完整性分析之二55 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 上升時間和信號完整性 a.不久前,典型晶體管的上升時間只能達(dá)到ns級; b.隨著芯片制造工藝的巨大改進(jìn),硅元素的尺寸大 大縮短,晶體管結(jié)的長度已經(jīng)小于微米,這些都 導(dǎo)致邏輯在高頻下運(yùn)行,于是信號的上升時間達(dá) 到了幾百ps級別; c.由于很多信號問題都直接跟dV/dt或者dI/dt相關(guān), 更快的上升時間意味著各類噪音變得更為糟糕, 例如振鈴,串?dāng)_,同步開關(guān)噪音等等; 2021-4-26信號完整性分析之二56 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問

40、題 上升時間和信號完整性 d.具備高頻時鐘信號的系統(tǒng)意味著具有很小的上 升時間,它將面對更多的SI挑戰(zhàn); e.就算在20M的系統(tǒng)中,依然有可能碰到在200M系 統(tǒng)中經(jīng)常碰見的SI問題,因?yàn)榈皖l時鐘也可以做 到很快的上升時間. 2021-4-26信號完整性分析之二57 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 傳輸線,反射與串?dāng)_ a.在芯片封裝或者印刷電路板中,任何有參考平 面的走線都可以定義為某中傳輸線; b.傳輸線一共有四種: 微波線,帶狀線,差分線和放射狀傳輸線 2021-4-26信號完整性分析之二58 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 傳輸線,反射與串?dāng)_ 微波線-走在PCB表層的信號線; 2021-4-

41、26信號完整性分析之二59 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 傳輸線,反射與串?dāng)_ 帶狀線-走在兩個金屬平面之間的信號 線; 2021-4-26信號完整性分析之二60 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 差分線-始終于相同距離并行走的信號 線,通常用于高頻串口模塊; 放射狀傳輸線-垂直于兩個平行金屬平 面的過孔; 2021-4-26信號完整性分析之二61 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 c.所有傳輸線都有自己的基本參數(shù): 單位長度電阻,單位長度電感,單位長度 電導(dǎo),單位長度電容,單位長度時間延遲,特 征阻抗等。 d.在信號分析的過程中,很多連接線都可 以被電氣模型當(dāng)作是傳輸線,因此在高頻 設(shè)計(jì)中很有必要熟悉

42、傳輸線的基本理論 以及傳輸線可能導(dǎo)致的影響. 2021-4-26信號完整性分析之二62 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 *反射 a.反射是傳輸線作用的明顯結(jié)果 b.在高頻系統(tǒng)中,反射將導(dǎo)致時間延遲,過 沖,欠沖,振鈴等問題; c.造成反射的最根本原因是傳輸線在傳輸 過程中的阻抗不連續(xù); 1.當(dāng)信號改變布線層的時候,它的阻抗 將變得不連續(xù),信號將在不連續(xù)的邊界上 發(fā)生反射; 2021-4-26信號完整性分析之二63 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 2.當(dāng)信號線上打有過孔,信號線跨島,信 號線上有樁線,走線過程中非常接近別的 信號線等都會導(dǎo)致信號線阻抗的不連續(xù), 從而導(dǎo)致反射的產(chǎn)生; 3.當(dāng)傳輸線到達(dá)

43、接收端時,如果接收端 的負(fù)載跟傳輸線的特征阻抗不匹配,同樣 會產(chǎn)生反射; 2021-4-26信號完整性分析之二64 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 d.如何減少和消除反射: 1.嚴(yán)格控制傳輸線的阻抗; 2.避免走樁線; 3.使用終端匹配; 4.信號線上盡可能少打過孔; 5.讓信號線參考完整的地平面或者電 源平面; 6.布線的時候避免使用直角和銳角. 2021-4-26信號完整性分析之二65 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 串?dāng)_ a.產(chǎn)生的原因: 1.兩相鄰傳輸線間的電磁耦合; 2.傳輸線與相鄰平面之間的電磁耦合; 3.兩相鄰平面之間的電磁耦合. 2021-4-26信號完整性分析之二66 設(shè)計(jì)中的設(shè)

44、計(jì)中的SI問題問題 串?dāng)_(續(xù)) b.串?dāng)_的副作用: 1.強(qiáng)的串?dāng)_能導(dǎo)致信號的邏輯錯誤; 2.多路之間的同時開關(guān)引起的串?dāng)_會導(dǎo)致 時序的錯誤; c.串?dāng)_的大小取決于信號的上升時間,相 鄰傳輸線之間的間隔,相鄰傳輸線之間平 行的長度; 2021-4-26信號完整性分析之二67 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 串?dāng)_(續(xù)) d.減少串?dāng)_的辦法: 1.盡可能拉大傳輸線之間的距離; 2.在兩根不相關(guān)信號線間加地隔離帶; 3.盡可能減少不相關(guān)信號線間的平行長度; 4.保證信號線盡可能靠近參考平面. 2021-4-26信號完整性分析之二68 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 電源/地 噪音 a.在高頻設(shè)計(jì)系統(tǒng)中,電

45、源/地噪音占了三 成的比例; b.由于電源和地在系統(tǒng)中分布的復(fù)雜性, 導(dǎo)致它是SI 分析過程中最難模擬電磁效 應(yīng)之一; 2021-4-26信號完整性分析之二69 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 電源/地 噪音 c.SSN-在芯片封裝和PCB中,電源/地平 面通過過孔為網(wǎng)絡(luò)提供電源.大量設(shè)備同 時開關(guān)而拉的瞬時電流會導(dǎo)致電源和地 之間電壓的波動,這一過程叫同步開關(guān)噪 音或電流變化噪音; 2021-4-26信號完整性分析之二70 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 電源/地 噪音 d.SSN的副作用 1. SSN會降低信號的速度,由于電源/地 分布系統(tǒng)構(gòu)成回路是不完美的; 2.當(dāng)SSN耦合到靜態(tài)信號上的時候可 能會導(dǎo)致邏輯錯誤; 3.SSN會擾亂鎖存器中的數(shù)據(jù). 2021-4-26信號完整性分析之二71 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 電源/地 平面的模型 a.有效感應(yīng)器模型-該模型只在低頻 領(lǐng)域有效,是不考慮電源/地平面的電磁波 傳播和共振的情況,該模型不適用與高頻 系統(tǒng). 2021-4-26信號完整性分析之二72 設(shè)計(jì)中的設(shè)計(jì)中的SI問題問題 電源/地 平面的模型 b.天線模型-利用瞬時方法計(jì)算導(dǎo)線 中的電流,是另一種接近電源/地平面的模 型,該模型可以考慮電磁波的傳播和過孔 間的互感,但對復(fù)雜的系統(tǒng)需要太多計(jì)算 時間; 2021-4-26信號完整性分析之二73 設(shè)計(jì)中的設(shè)計(jì)中的SI問