ADF4110中文數(shù)據(jù)手冊

班級班級 040831 學號學號 04083104 本科畢業(yè)設計 論文本科畢業(yè)設計 論文 外文資料翻譯外文資料翻譯 畢業(yè)設計題目畢業(yè)設計題目 大功率對講機接收電路的設計 外文資料題目外文資料題目 ADF4110 系列芯片數(shù)據(jù)手冊 學學 院院 機電工程學院 專專 業(yè)業(yè) 自動化 學學 生生 姓姓 名名 莊偉源 指導教師姓名指導教師姓名 李西安 ADF4110 系列芯片手冊 0 RFRF PLLPLL 頻率合成器頻率合成器 ADF4110ADF4110 ADF4111ADF4111 ADF4112ADF4112 ADF4112ADF4112 特征 ADF4110 550 MHz ADF4111 1 2 GHz ADF4112 3 0 GHz ADF4113 4 0 GHz 2 7 V 到5 5 V 電源 獨立的電荷泵電源 V P 允許擴展 調(diào)諧電壓 3 V 系統(tǒng) 可編程雙模分頻器8 9 16 17 32 33 64 65 可編程電荷泵電流 可編程 Antibacklash 脈寬 3 Wire 串行接口 模擬和數(shù)字鎖定檢測 硬件和軟件關(guān)斷模式 應用 無線電臺 GSM PCS DCS 基站 CDMA 的 WCDMA 無線手機 GSM PCS DCS CDMA 的 WCDMA 無線 LANS 通信測試設備 CATV 設備 概述 該頻率合成器可用于 ADF4110 系列 實施的上變頻和下本振 無線接收器和發(fā)射器變頻部分 他們 由一個低噪聲數(shù)字 PFD 相位頻率檢 測器 一個精密電荷泵 一個可編程參考分 頻器 可編程 A 和 B 計數(shù)器和一個雙模預置 分頻器 性 P P 1 在 A 6 bit 和 B 13 bit 柜臺 聯(lián) 與雙模分頻器性 P P 1 實現(xiàn)一 N 分 N BP A 此外 14 bit 引用 計數(shù)器 R 柜 允許在 PFD 將 REFIN 頻率可 選 輸入 如果使用合成器與外部環(huán)路濾 波器和 VCO 壓控振蕩器 可以實現(xiàn) 一個完整的 PLL 鎖相環(huán) 所有片內(nèi)寄存器的控制是通過一 個簡單的3 wire 接口 該器件采用功率范圍從2 7 V 供應 5 5 V 和斷電時 可在不使用 功能框圖功能框圖 對應部分翻譯 14 bit R counter 14 位 R 計數(shù)器 REFERENCE 基準 PHASE FREQUENCY DETECTOR 鑒頻鑒相器 CHARGE PUMP 充電泵 R COUNTER LATCH R計數(shù)器鎖存 24 BIT INPUT REGISTER 24位輸入寄存器 FUNCTION LATCH 功能鎖存 A B COUNTER LATCH A B計數(shù)器鎖存 LOCK DETECT 鎖定檢測 CURRENT SETTING 1 電流設置1 CURRENT SETTING 2 電流設置2 ADF4110 系列芯片手冊 1 FROM FUNCTION LATCH 來自功能鎖存 PRESCALER P P 1 前置分頻器P P 1 13 BIT B COUNTER 13位B計數(shù)器 由 ADI 公司提供的信息被認為是準確 和 可靠 但是 沒有承擔責任的模擬裝 置 使用 也沒有侵犯任何專利或其它第 三方權(quán)利 這可能是由于它的使用 沒有獲發(fā)牌 照以暗示或 否則根據(jù) ADI 公司的任何專利或?qū)＠?的權(quán)利 其中技術(shù)的方式 P O 盒 9106 諾伍 德 MA 02062 9106 U S A 電話 781 329 4700 萬維網(wǎng)網(wǎng)址 傳真 781 326 8703 模擬裝置 Inc 2000 ADF4110 系列芯片手冊 2 ADF4110 ADF4111 ADF4112 ADF4113 規(guī)格規(guī)格 AVDD DVDD 3 V 10 5 V 10 AVDD VP 6 0 V AGND DGND CPGND 0 V RSET 4 7 k TA TMIN to TMAX 除非額外注釋 參數(shù) 電壓 夾單位測試條件 評論 RF 特征 3 V RF 輸入頻率 ADF4110 ADF4110 ADF4111 ADF4112 ADF4112 ADF4113 RF 輸入靈敏度 最大允許預分頻器 輸出頻率 3 RF 特征 5 V RF 輸入頻率 ADF4110 ADF4111 ADF4112 ADF4113 ADF4113 RF 輸入靈敏度 最大允許預分頻器 輸出頻率 45 550 25 550 0 045 1 2 0 2 3 0 0 1 3 0 0 2 3 7 15 0 165 25 550 0 025 1 4 0 1 3 0 0 2 3 7 0 2 4 0 10 0 200 45 550 25 550 0 045 1 2 0 2 3 0 0 1 3 0 0 2 3 7 15 0 165 25 550 0 025 1 4 0 1 3 0 0 2 3 7 0 2 4 0 10 0 200 MHz 最小 最 大 MHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 dBm 最小 最 大 MHz 最大 MHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 GHz 最小 最 大 dBm 最小 最 大 MHz 最大 參見圖輸入電路25 使用低頻率的方波 輸入電平 10 dBm 輸入電平 10 dBm 輸入電平 10 dBm 使用低頻率的方波 輸入電平 5 dBm 將 REFIN 特征 將 REFIN 輸入頻率0 1000 100MHz 最小 最 ADF4110 系列芯片手冊 3 參考輸入靈敏度 輸入電容將 REFIN 將 REFIN 輸入電流 5 0 10 100 5 0 10 100 大 dBm 最小 最 大 pF 最大 A 最大 交流耦合 當直流耦合 0到 VDD最大 CMOS 兼容 鑒相器 鑒相器頻率 55 55 MHz 最大 電荷泵 ICP吸入 源 高價值 低值 絕對精度 RSET范圍 ICP3 State 泄漏電流 匯和源電流匹配 ICP主場迎戰(zhàn) VCP ICP與溫度的關(guān)系 5 625 2 5 2 7 10 1 2 1 5 2 5 625 2 5 2 7 10 1 2 1 5 2 mA typ Atyp typ k typ nA typ typ typ typ 可編程 見表 V 隨著 RSET 4 7 k 隨著 RSET 4 7 k 見表 V 0 5 V VCP VP 0 5 0 5 V VCP VP 0 5 VCP VP 2 邏輯輸入 VINH 輸入高電壓 VINL 輸入低電壓 IINH IINL 輸入電流 CIN 輸入電容 0 8 DVDD 0 2 DVDD 1 10 0 8 DVDD 0 2 DVDD 1 10 V 最小 V 最大 A 最大 pF 最大 邏輯輸出 VOH 輸出高電壓 VOL 輸出低電壓 DVDD 0 4 0 4 DVDD 0 4 0 4 V 最小 V 最大 IOH 500 A IOL 500 A 電力用品 AVDD DVDD VP IDD6 AIDD DIDD ADF4110 ADF4111 ADF4112 ADF4113 IP 低功耗的睡眠模式 2 7 5 5 AVDD AVDD 6 0 5 5 5 5 7 5 11 0 5 1 2 7 5 5 AVDD AVDD 6 0 5 5 5 5 7 5 11 0 5 1 V 分鐘 視頻 最大 V 分鐘 視頻 最大 mA 最大 mA 最大 mA 最大 mA 最大 mA 最大 Atyp AVDD VP 6 0 V 見圖22和23 4 5 mA 典型 4 5 mA 典型 6 5 mA 典型 8 5 mA 典型 TA 25 C ADF4110 系列芯片手冊 4 噪聲特性 ADF4113相位噪聲樓7 相位噪聲性能8 ADF4110 540 MHz 輸出9 ADF4111 900 MHz 輸出10 ADF4112 900 MHz 輸出10 ADF4113 900 MHz 輸出10 ADF4111 836 MHz 輸出11 ADF4112 1750 MHz 輸出12 ADF4112 1750 MHz 輸出13 ADF4112 1960 MHz 輸出14 ADF4113 1960 MHz 輸出14 ADF4113 3100 MHz 輸出15 雜散信號 ADF4110 540 MHz 輸出9 ADF4111 900 MHz 輸出10 ADF4112 900 MHz 輸出10 ADF4113 900 MHz 輸出10 ADF4111 836 MHz 輸出11 ADF4112 1750 MHz 輸出12 ADF4112 1750 MHz 輸出13 ADF4112 1960 MHz 輸出14 ADF4113 1960 MHz 輸出14 ADF4113 3100 MHz 輸出15 171 164 91 87 90 91 78 86 66 84 85 86 97 106 98 110 91 100 100 110 81 84 88 90 65 73 80 84 80 84 80 82 171 164 91 87 90 91 78 86 66 84 85 86 97 106 98 110 91 100 100 110 81 84 88 90 65 73 80 84 80 84 80 82 dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc Hz typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ dBc typ 25千赫頻率 PFD 200千赫頻率 PFD VCO 輸出 1 kHz 偏移和200千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 300 Hz 失調(diào)和30千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 200 Hz 失調(diào)和10千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 1 kHz 偏移和200千赫頻率 PFD 1 kHz 偏移頻率和1 MHz PFD 200千赫 400 kHz 和200千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 30千赫 60 kHz 和30千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 10千赫 20 kHz 和10千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 200千赫 400 kHz 和200千赫頻率 PFD 1 MHz 2 MHz 和1 MHz PFD 頻率 附注 1工作溫度范圍為如下 B版 40 C至 85 C 2的B芯片的規(guī)格為典型值 3This的CMOS計數(shù)器的最高工作頻率 應選擇預分頻值 以確保RF輸入頻率 分為這是小于這個值 4AVDD DVDD 3 V For AVDD DVDD 5 V 使用CMOS兼容水平 5由設計保證 6TA 25 C AVDD DVDD 3 V P 16 SYNC 0 DLY 0 ADF4110的RFIN 540 MHz ADF4111 ADF4112 ADF4113的RFIN 900 MHz 合成器的相位本底噪聲估計通過測量的帶內(nèi)相位噪聲VCO的輸出和減去 20LOGN 其中N是N分頻器值 EVAL ADF411XEB1評估板和HP8562E頻譜分析儀測量相位噪聲 頻譜分析 儀提供了用于將REFIN fREFOUT 10 MHz 0 dBm 的合成 SYNC 0 的DLY 0 見表三 9fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 540 MHz N 2700 Loop B W 20 kHz 10fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF ADF4110 系列芯片手冊 5 900 MHz N 4500 Loop B W 20 kHz 11fREFIN 10 MHz fPFD 30 kHz Offset frequency 300 Hz fRF 836 MHz N 27867 Loop B W 3 kHz 12fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 1750 MHz N 8750 Loop B W 20 kHz 13fREFIN 10 MHz fPFD 10 kHz Offset frequency 200 Hz fRF 1750 MHz N 175000 Loop B W 1 kHz 14fREFIN 10 MHz fPFD 200 kHz Offset frequency 1 kHz fRF 1960 MHz N 9800 Loop B W 20 kHz 15fREFIN 10 MHz fPFD 1 MHz Offset frequency 1 kHz fRF 3100 MHz N 3100 Loop B W 20 kHz 時序特性時序特性 AVDD DVDD 3 V 10 5 V 10 AVDD VP 6 0 V AGND DGND CPGND 0 V RSET 4 7 k TA TMIN to TMAX 除非額外注釋除非額外注釋 參數(shù)參數(shù)限制在限制在 T TMIN到到 T TMAX B B 版 版 單單位位測試測試條件 條件 評論評論 t1 t2 t3 t4 t5 t6 10 10 25 25 10 20 ns 最小 ns 最小 ns 最小 ns 最小 ns 最小 ns 最小 數(shù)據(jù)到時鐘建立時間 數(shù)據(jù)到時鐘保持時間 時鐘高電平時間 時鐘低電平時間 時鐘到 LE 建立時間 LE 脈寬 ADF4110 系列芯片手冊 6 ADF4110 ADF4111 ADF4112 ADF4113 圖 時序圖 絕對最大額定值 1 2 TA 25 C 除非另有說明 AVDD 到 GND3 0 3 V 到 7 V AVDD 到 DVDD 0 3 V 到 0 3 V VP 到 GND 0 3 V 到 7 V VP 到 AVDD 0 3 V 到 5 5 V 數(shù)字 I O 電壓 GND 0 3 V 到 VDD 0 3 V 模擬 I O 電壓 GND 0 3 V 到 VP 0 3 V 號 IN RFINA RFINB 到 GND 0 3 V 到 VDD 0 3 V 工作溫度范圍 工業(yè) B 版 40 C 到 85 C 存儲溫度范圍 65 C 到 150 C 最高結(jié)溫 150 C TSSOP 封裝 JA 熱阻抗 150 4 C W 型 CSP JA 熱阻抗 槳焊接 122 C W 型 1CSP JA 熱阻抗 槳不焊接 216 C W 型 焊接溫度 焊接 氣相 60 秒 215 C 紅外 15 秒 220 C 上述最大絕對額定值上市 可能引起 佩爾馬 nent 損壞設備 這是一個額定值只是 強調(diào) 功能運作 在這些設備在操作以上所列的任何其 他條件 本 specifi cation 將得不到保證 暴露 在絕對最大額定值 長時間會影響器件的可靠性 2 此設備是一個高性能的 RF 與 ESD 額 定值集成電路 2 kV 這是 ESD 敏感 應采取適當 的預防措施處理 和匯編 3 GND AGND DGND 0 V 晶體管數(shù)量 6425 CMOS 和 303 雙極性 ADF4110 系列芯片手冊 7 注意 ESD 靜電放電 敏感器件 靜電高達4000 V 高容易積累 后期對人體和測試設備 可排出而不被發(fā)現(xiàn) 雖然 ADF4110 ADF4111 ADF4112 ADF4113特征專有 ESD 保護電路 永久 損壞可能發(fā)生在遭受高能量靜電放電設備 因此 適當 ESD 預防措施建議 以避免性能退化或喪失功能 訂購指南 模型溫度范圍包裝描述包裝選項 ADF4110BRU ADF4110BCP ADF4111BRU ADF4111BCP ADF4112BRU ADF4112BCP ADF4113BRU ADF4113BCP ADF4113BCHIPS 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 40 C 到 85 C 薄型小外形 包裝封裝 TSSOP 芯片級包裝 CSP 薄型小外形 包裝封裝 TSSOP 芯片級包裝 CSP 薄型小外形 包裝封裝 TSSOP 芯片級包裝 CSP 薄型小外形 包裝封裝 TSSOP 芯片級包裝 CSP 芯片 RU 16 CP 20 RU 16 CP 20 RU 16 CP 20 RU 16 CP 20 芯片 TSSOP 16封裝形式 LFCSP 20封裝形式 ADF4110 系列芯片手冊 8 ADF4110 ADF4111 ADF4112 ADF4113 引腳功能說明 Pin號 助記符 功能 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 RSET CP GND AGND RFINB RFINA AVDD REFIN DGND CE CLK DATA LE MUXOUT DVDD VP 連接該引腳與 CPGND sets 電荷泵輸出的最大電流電阻 該 額定電壓的電勢為 RSET引腳0 56 V 之間的關(guān)系 ICP和 RSET是 ICPmax 23 5 RSET 設置 RSET 4 7 k 則 ICPmax 5 mA 電荷泵輸出 當啟用此規(guī)定 ICP 外部環(huán)路濾波器 這反過來又會推動外部 VCO 電荷泵地面 這是電荷泵地返回路徑 模擬地 這是預分頻器地返回路徑 互補輸入到 RF 預分頻器 這一點應該是去耦與地面平面一個小的旁路電容 通常 100 pF 見圖25 輸入到 RF 預分頻器 這通常是小信號輸入交流耦合的 VCO 模擬電源 這可能從2 7 V 到5 5 V 去耦電容到模擬地 平面應該放在盡可能靠近該引腳 AVDD必須是相同的值作為 DVDD 基準信號輸入端 這是一個有 CMOS 標稱輸入門檻 VDD 2和等效輸入電阻 對100 k 見圖24 這種輸入可驅(qū)動距離從 TTL 或 CMOS 晶體振蕩器或 它可以交流耦合 數(shù)字地 芯片使能控制端 下一個邏輯器件的權(quán)力 此引腳為三低 puts 電荷泵輸出狀態(tài)模 式 以電針高的設備將在掉電位狀態(tài) F2 取決于 串行時鐘輸入 這串行時鐘用于串行數(shù)據(jù)時鐘寄存器 這些數(shù)據(jù)被鎖存到 對24 bit 上升沿 CLK 轉(zhuǎn)變寄存器 這是一個高輸入阻抗 CMOS 輸入 串行數(shù)據(jù)輸入 串行數(shù)據(jù)裝入被 MSB 這兩個 fi rst 控制 LSBs bits 輸入是高阻抗 CMOS 輸入 裝入使能控制端 CMOS 輸入 當 LE 高電平時 在移位寄存器中存儲的數(shù)據(jù)加載 到一 四個龍頭 被選中的鎖存使用控制 bits 多路復用器輸出端 允許以鎖定檢測 在外部訪問按比例的 RF 或基準信號縮放 數(shù)字電源 這可能從2 7 V 到5 5 V 解耦電容到數(shù)字地平面應該放在盡可能靠近 該引腳 DVDD必須是相同的值作為 AVDD 電荷泵電源 這應該是大于或等于 VDD 在系統(tǒng)中 VDD是3 V 它可以設置為6 V 和用于驅(qū)動高達調(diào)諧范圍 VCO 6V 引腳配置 ADF4110 系列芯片手冊 9 ADF4110 ADF4111 ADF4112 ADF4113 典型性能特性 頻率單位 PARAM 數(shù)據(jù)格式 關(guān)鍵詞 阻抗 歐姆 GHZ 形式 MA 50 FREQ MAGS11 ANGS11 0 05 0 89207 2 0571 0 10 0 8886 4 4427 0 15 0 89022 6 3212 0 20 0 96323 2 1393 0 25 0 90566 12 13 0 30 0 90307 13 52 0 35 0 89318 15 746 0 40 0 89806 18 056 0 45 0 89565 19 693 0 50 0 88538 22 246 0 55 0 89699 24 336 0 60 0 89927 25 948 0 65 0 87797 28 457 0 70 0 90765 29 735 0 75 0 88526 31 879 0 80 0 81267 32 681 0 85 0 90357 31 522 0 90 0 92954 34 222 0 95 0 92087 36 961 1 00 0 93788 39 343 FREQ MAGS11 ANGS11 1 05 0 9512 40 134 1 10 0 93458 43 747 1 15 0 94782 44 393 1 20 0 96875 46 937 1 25 0 92216 49 6 1 30 0 93755 51 884 1 35 0 96178 51 21 1 40 0 94354 53 55 1 45 0 95189 56 786 1 50 0 97647 58 781 1 55 0 98619 60 545 1 60 0 95459 61 43 1 65 0 97945 61 241 1 70 0 98864 64 051 1 75 0 97399 66 19 1 80 0 97216 63 775 圖2 S 參數(shù)數(shù)據(jù)的 ADF4113 RF 輸入 最多 到1 8 GHz ADF4110 系列芯片手冊 10 P10 ADF4110 ADF4111 ADF4112 ADF4113 參考輸入級如圖24 SW1和 SW2 通常是封閉開關(guān) SW3是常開 當 掉電啟動 關(guān)閉和 SW3 SW1和 SW2是 打開 這將確保沒有加載的 REFIN pin 在掉電 圖24 參考輸入部分 RFRF 輸入級輸入級 輸入級的 RF 圖25 表明 它后面是一 2 stage 限制 amplifi er 產(chǎn)生 CML 電 流模式 邏輯 水平所需的時鐘分頻器 圖25 RF輸入級 預分頻器性 預分頻器性 P P P 1P 1 該雙模預分頻器性 P P 1 以及 A 和 B 計數(shù)器 使大師比 要實現(xiàn) N N BP A 的雙模預分頻器 在 CML 經(jīng)營 程度 需從 RF 輸入級劃分它的時鐘 和 到為 CMOS A 和 B 柜臺管理的頻率 預分頻器是可編程的 它可以在軟件 中設置8 9 16 17 32 33 或64 65 它是基于同 步4 5核心 A A 和和 B B 計數(shù)器計數(shù)器 A 和 B CMOS 計數(shù)器相結(jié)合的雙模 分頻器允許在 PLL 飼料廣泛師的比例 柜臺后面 這些計數(shù)器被指定為工作 時 預分頻器的輸出200 MHz 或更少 因此 隨著輸入一個 RF 頻率的2 5 GHz 的16 17預分頻值是 有效的 但一 對8 9值無效 脈沖吞吐功能 A 和 B 柜臺的同時 與雙模 預分頻器 使人們有可能產(chǎn)生輸出頻 率的 間隔僅由 R 參考頻率的劃分 為 VCO 頻率公式如 下 fVCO P B A fREFIN R fVCO 輸出頻率的外部電壓控制振蕩 器 Tor 的 VCO P 預設的雙模預分頻器 B 預置計數(shù)器的分頻二進制13 bit 3 比率8191 A 預設分比二元6 bit 吞計數(shù)器 0到 63 fREFIN 輸出頻率的外部參考頻率 振蕩器 R 預置二進制14 bit 可編程參考分頻 比 ence 柜臺 1到16383 R R 計數(shù)器計數(shù)器 該14 bit R 計數(shù)器允許輸入?yún)⒖碱l率 為 分壓產(chǎn)生的參考時鐘的相位 fre 頻率檢測器 PFD 司從1比率16 383 是 允許的 相位頻率偵測器相位頻率偵測器 PFD PFD 和電荷和電荷 ADF4110 系列芯片手冊 11 泵泵 該 PFD 需要從 R 柜臺和 N 計數(shù)器輸入 N BP A 并產(chǎn)生一個正比于輸出 相 和它們之間的頻率差 圖27是 simpli 田間示意圖 該 PFD 包含一個可編程 延遲單元 它控制了 antibacklash 脈沖寬度 這 個脈沖 確保有沒有在 PFD 傳遞函數(shù)的死區(qū) 并最大限度地減少相位噪聲和參考馬 刺隊 在兩個 bits 參考計數(shù)器鎖存 ABP2和 ABP1控制寬 度脈沖 見表 III MUXOUTMUXOUT 和鎖定檢測和鎖定檢測 對 ADF4110 系列輸出復用器允許 用戶訪問該芯片內(nèi)部各點 的狀態(tài) MUXOUT 是由 M3 M2在功能和 M1 鎖存 表 V 顯示完整的真值表 圖28顯示 MUXOUT 節(jié)框圖的形式 鎖定檢測鎖定檢測 MUXOUT 可以編程為鎖定檢測兩種類型 數(shù)字鎖定檢測和模擬鎖定檢測 數(shù)字鎖定檢測為高電平有效 當在 LDP R 計數(shù)器 鎖存設置為0 數(shù)字鎖定檢測被設置為高時 相 連續(xù)三個周期相位檢測誤差不超過15 ns 少 隨著 LDP 設置為1 五比15 ns 少連續(xù)循環(huán) 需要設置的鎖定檢測 永遠保持下去 直到設置為高 相比25 ns 較大的誤差上檢測到任何后續(xù) 局部放電循環(huán) N 溝道開漏模擬鎖定檢測應 operated 與外部上拉電 阻的10 k 名義 當鎖已檢測到該輸出會高窄低 脈沖 輸入移位寄存器輸入移位寄存器 該 ADF4110 系列數(shù)字部分包括一個24 bit 輸入移位 寄存器 一14 bit R 計數(shù)器和一個19 bit N 柜臺 其中包括 一6 bit 計數(shù)器和13 bit B 計數(shù)器 數(shù)據(jù)被移入 在每個數(shù)據(jù)的24 bit 上升沿 CLK 轉(zhuǎn)變寄存器是 clocked in MSB fi rst Data is transferred from the shift 寄存器 鎖存器的四個一對 LE 上升沿目標 鎖存是由兩個國家控制 bits C2 C1 在移位寄存器 這是因為兩個 LSBs DB1 DB0 顯示在1 事實表圖的時序圖 這些 bits 在表 VI 表 I 顯示顯示摘要 如何鎖存器編程 ADF4110 系列芯片手冊 12 表表 I I C2 C2 C1C1真值表真值表 控制 Bits C2C1 數(shù)據(jù)鎖存 0 0 1 1 0 1 0 1 R 計數(shù)器 N 計數(shù)器 A 和 B 功能鎖存 含預分頻器 初始化鎖存 ADF4110 系列芯片手冊 13 P17 ADF4110 ADF4111 ADF4112 ADF4113 對功能鎖存對功能鎖存 隨著 C2 C1設置為1 0 上的芯片的 功能鎖存會 親 編程 表 V 顯示了編程輸入數(shù)據(jù)格式 函數(shù)鎖存 計數(shù)器復位計數(shù)器復位 DB2 F1 是計數(shù)器復位位 當這個是 反 1 的 R 和 A B 計數(shù)器復位 對于正常操作該 位 應 0 當通電時 F1位需要被禁用 在 N 在 關(guān)閉 對齊與 R 計數(shù)器計數(shù) 計數(shù)器簡歷 最大誤差為一周期的預分頻器 掉電掉電 DB3 PD1 和 DB21 PD2 在 ADF4110 系列 提供 可編程斷電模式 他們是在啟用 CE 引腳 當 CE 引腳為低電平時 器件會立即 停用 不管 PD2 PD1 國 在異步編程斷電 設備 powers 下來 后 立即與成鎖存位 1 PD1 條件是 PD2已經(jīng)裝入了一個 0 在編程的同步掉電時 器件電 下跌是由電荷門控泵 以防止不必要 的頻率 跳躍 一旦掉電啟用記錄一 1 成 位 PD1 前提是一個 1 也被加載到 PD2 該裝置將進入掉電對未來發(fā)生 電荷泵事件 當?shù)綦娂せ?同步或 asynchro 理性模式 包括 CE pin activated 斷電 時 以下事件發(fā)生 所有活動 dc 電流通路被刪除 該 R N 和超時計數(shù)器被迫到了自己 的負載狀態(tài) 條件 電荷泵被迫進入三態(tài)模式 數(shù)字時鐘檢測電路復位 該 RFIN 輸入 debiased 參考輸入緩沖電路被禁用 輸入寄存器仍然活躍 裝載能力 鎖存數(shù)據(jù) MUXOUTMUXOUT控制控制 芯片上的多路控制 M3 M2 M1上 ADF4110 系列 表 V 顯示真值表 FastlockFastlock使能位使能位 該功能鎖存 DB9是 Fastlock 使能位 只有 當這是 1 是 Fastlock 啟用 FastlockFastlock模式位模式位 該功能鎖存 DB10是 Fastlock 使能位 當 Fastlock 啟用 該位決定了 Fastlock 模式 使用 如果 Fastlock 模式位是 0 然后 Fastlock 模式1 被選中 如果 Fastlock 模式位是 1 然后 Fastlock 模式2被選中 FastlockFastlock模式模式1 1 電荷泵電流切換到當前的內(nèi)容 設置2 該設備由編寫過進入到 CP 一 1 Fastlock 增益位在 AB 柜臺鎖存 該設備由退出 Fastlock 有寫在 0 柜臺鎖存到 CP 增益位 A AB FastlockFastlock模式模式2 2 電荷泵電流切換到當前的內(nèi)容 設置2 該設備由編寫過進入到 CP 一 1 Fastlock Gain bit in the AB counter 鎖存 The device exits Fastlock under 該定時器計數(shù)器控制 遏制超時時間 后 ADF4110 系列芯片手冊 14 通過在 TC4 TC1 開采價值的 CP 獲得 在 AB 位 計數(shù)器鎖存自動復位為 0 和設備 恢復 正常模式 而不是 Fastlock 見表 V 的時間 out 周期 定時器計數(shù)器控制定時器計數(shù)器控制 用戶已編程的兩個電荷泵電流期權(quán) 租金 這樣做的目的是 當前設置時 使用1 RF 輸出穩(wěn)定 系統(tǒng)處于靜止狀態(tài) 當 前 設置2 就是要使用的動態(tài)系統(tǒng)時 在一個變革 i e 狀態(tài)時一個新的輸 出頻率 編程 事件的正常順序如下 最初決定哪些用戶首選的電荷泵電流 租金將要 例如 他們可以選擇2 5 mA 作為 電流設置1和5 mA 作為當前設置2 與此同時 他們還必須決定他們要多 久 次級當前保持活躍之前恢復到初級 電流 這是由定時器計數(shù)器控制 Bits DB14到 DB11在函數(shù)鎖存 TC4 TC1 真相 表列于表 V 當用戶希望編寫一個新的輸出頻率 他 可以簡單的程序與新的價值 AB 一種 反鎖存 和 B 在同一時間 他可以設定增益的 CP 位一 1 其中 sets 一個具有價值在 CPI6 CPI4電荷泵 按確定的時間內(nèi) TC4 TC1 當時間一 到 電荷泵電流通過 CPI3 CPI1 恢復到 設置的值 在同一時間的 CP 獲得在 A B 位計數(shù) 器鎖存 復位0 現(xiàn)在的用戶希望下次準備 再次改變頻率 請注意 有一個啟用定時器計數(shù)器功 能 這是 啟用時 Fastlock 模式2選擇通過設置 Fastlock 模式的功能鎖存位 DB10 到 1 電荷泵電流電荷泵電流 CPI3 CPI2 CPI1程序的當前設置1 為充 泵 CPI6 CPI5 CPI4方案為當前設 置2 電荷泵 真值表如表 V 預分頻值預分頻值 P2和 P1在函數(shù)鎖存設置預分頻器值 該 預分頻值應選擇這樣的預分頻器輸出 頻率始終小于或等于200 MHz 因此 隨著 一個 RF 2 GHz 頻率的16 17預分頻值 是有效的 而是8 9價值不大 PDPD 的極性的極性 該位 sets 的 PD 極性位 見表 V CPCP 的三態(tài)的三態(tài) 該位的 CP 輸出引腳 隨著位定得高 輸出的 CP 被放入三態(tài) 隨著位設置為低電平 輸出的 CP 啟用 初始化鎖存初始化鎖存 當 C2 C1 1 1 鎖存的初始化編 程 這是本質(zhì)上相同的功能鎖存 編程 當 C2 C1 1 0 然而 當初始化鎖存編程一 addi 周志武 內(nèi)部復位脈沖應用于 R 和 AB 柜臺 此脈沖確保 AB 柜臺負載點是當 AB 計數(shù)器數(shù)據(jù)被鎖存 設備將開始計 數(shù) 密切相一致 如果鎖存編程同步斷電 CE 引腳為高 PD1位高 PD2位為低 ADF4110 系列芯片手冊 15 內(nèi)部脈沖 這也引發(fā)斷電 預分頻器和參考 振蕩器輸入緩沖區(qū)是由內(nèi)部復位脈沖 不受影響 如此接近相一致時 保持重新開始計 數(shù) 當 fi rst AB 計數(shù)器數(shù)據(jù)被鎖存后的初 始化 內(nèi)部復位脈沖再次激活 然而 連續(xù) AB 此計數(shù)器加載后不會觸發(fā)內(nèi)部復位脈 沖 器件編程后初始上電器件編程后初始上電 在最初上電的設備 有三個 ways 到 方案的設備 初始化鎖存方法初始化鎖存方法 申請 VDD 計劃在 11 2初始化鎖 存 LSBs 輸入字 確保 F1位編程為 0 然后做一個 R 00 2負荷 LSBs 然后做一 AB 負載 01 在2 LSBs 當初始化鎖存被加載時 將發(fā)生以下 情況 1 函數(shù)鎖存內(nèi)容加載 2 內(nèi)部脈沖復位 R A B 和超時計數(shù) 器 加載狀態(tài)下 也是三態(tài)的電荷泵 請注意 帶隙基準分頻器和振蕩器 輸入緩沖區(qū)是由內(nèi)部復位脈沖的影響 從而允許 ing 密切相一致時 重新開始計數(shù) 3 初始化后鎖定字 fi rst AB 計數(shù)器數(shù) 據(jù) 將激活相同的內(nèi)部復位脈沖 負荷連 續(xù) AB 不會觸發(fā)內(nèi)部復位脈沖 除非有另一 初始化 PINPIN 方法的方法的 CECE 申請 VDD 低投入帶來 CE 到掉電設備 這是一 異步斷電 它會立即發(fā)生 程序的功能鎖存 10 計劃的 R 計數(shù) 器鎖存 00 編程 AB 計數(shù)器鎖存 01 高帶來 CE 采取的斷電裝置了 該 R 柜臺和 AB 現(xiàn)在恢復的緊密結(jié)合計數(shù) 請注意 在 CE goes 高 持續(xù)時間的 1 s 可能需要 預分頻器的帶隙電壓和振蕩器輸入緩 沖區(qū)偏置 達到穩(wěn)定狀態(tài) CE 可用于電力設備 以便向上和向下 check for channel activity The input 寄存器 does not need to 每次重新編程設備被禁用和啟用時間 只要程序中有至少一次后 VDD 是最 初應用 該計數(shù)器復位方法該計數(shù)器復位方法 該計數(shù)器復位方法該計數(shù)器復位方法 申請 VDD 照這樣 負載的一部分 在 10 2功能鎖存負荷 LSBs 1 到 F1位 這使計數(shù)器復位 做好 R 00 一2反負荷 LSBs 不要 一 AB 計數(shù)器負荷 在 01 2 LSBs 做好 10 2 函數(shù)鎖存負荷 LSBs 作為其中的一部分 負載 0 到 F1 位 這將禁用計數(shù)器復位 這個順序提供與初步相同的緊密結(jié)合 化的方法 它提供了內(nèi)部復位的直接 控制 請注意 在加載計數(shù)器復位持有點和 三個柜位 國家電荷泵 但不會觸發(fā)同步電 下來 計數(shù)器復位方法需要一個額外 的功能鎖存 負荷比鎖存方法初始化 預分頻器的輸出重新同步預分頻器的輸出重新同步 ADF4110 系列芯片手冊 16 表 III 參考柜臺鎖存圖 顯示了兩 個 bits DB22和 DB21是分別標示 DLY 和 SYNC 這些 bits 影響預分頻器的操作 借助 Sync 1 預分頻器的輸出 與重新同步 在 RF 輸入 這減少抖動的影響 由于 預分頻器 并可能導致在合成整體改 善 相位噪聲性能 通常情況下 1 dB 到2 dB 改善 ment 是出現(xiàn)在低帶寬設備的 ADF4113 可 以 顯示出更大的改善 例如 ADF4110 相位噪聲通常是提高了3 dB 時同步啟 用 隨著 DLY 1 預分頻器的輸出是 一個重新同步 延誤了 RF 輸入的版本 如果同步功能就可以在合成器使用 有些必須謹慎 才能作出 在某些時候 在一定溫度 和輸出 頻率 通過預分頻器延遲將配合 對 RF 輸入有效的邊緣 這將導致同 步 fea ture 打破 因此 重要的是當使用同 步 功能意識到這一點 添加到 RF 信號延 遲 由 編程 DLY 1 將延長工作頻率 和溫度一些 使用同步功能也 增加 AI 價值 DD 該設備 隨著900 MHz 輸出 ADF4113 AIDD 增加約1 3 mA 時 同步啟用 另有0 3 mA 如果 DLY 已啟 用 除上的所有數(shù)據(jù)表的典型表現(xiàn)為情節(jié) 圖5申請 DLY 和 SYNC 0 i e 沒有再同步 tion 或延遲啟用 申請組申請組 本地振蕩器本地振蕩器 GSMGSM 基站發(fā)射器基站發(fā)射器 下圖顯示了 ADF4111 ADF4112 ADF4113 正與一 VCO 用于生產(chǎn)一 LO 基站 GSM 變送器 參考輸入信號施加到電路在 FREFIN 并在此情況下 是終止50 典型 GSM 系統(tǒng) 將有一個13 MHz TCXO 驅(qū)動參考輸入 沒有任何50 終止 為了有一個通道 間距200千赫 即 GSM 標準 參考輸 入 必須使用由65 分片上的參考分頻器 在 ADF4111 ADF4112 ADF4113 該 ADF4111 ADF4112 ADF4113電荷泵 輸出 引腳2 驅(qū)動器環(huán)路濾波器 在計算 環(huán)路濾波器 com 分量的價值觀 一些 項目需要考慮 在這 例如 環(huán)路濾波器的設計 使整體的 相 該系統(tǒng)邊緣將45度 其他 PLL 系統(tǒng) 規(guī)格有 KD 5 mT KV 12 MHz 視頻 回路頻寬 20千赫 FREF 200千赫 N 4500 額外的參考支線衰減 10 dB 所有這些規(guī)范和使用需要拿出 環(huán)路濾波器的元件值如圖29 環(huán)路濾波器的輸出驅(qū)動 這反過來 是美聯(lián)儲 VCO 回到了 RF 合成 PLL 輸入 也推動 在 RF 輸出端子 一個 T 型電路配置提 供 50 匹配關(guān)系 VCO 輸出 輸出和 RF 在 RFIN 末端的合成器 在 PLL 系統(tǒng) 重要的是要知道什么時 候該系統(tǒng)是在 ADF4110 系列芯片手冊 17 鎖 在圖29 這是通過使用 MUXOUT 信號合成器 該 MUXOUT 引腳可以親 CKSEL 必須編程為監(jiān)察合成各種內(nèi)部 信號 其中之一是 LD 或鎖定檢測信號 使用一個使用一個 D D A A 轉(zhuǎn)換器來驅(qū)動轉(zhuǎn)換器來驅(qū)動 R RSET 密碼密碼 你可以使用一個 D A 轉(zhuǎn)換器來驅(qū)動 RSET 引腳 ADF4110 系列 從而提高了控制 水平 電荷泵電流 ICP 這可以在寬帶優(yōu)勢 應用中的靈敏度超過了 VCO 變化 調(diào)諧范圍 為了彌補這一點 ICP 可 能變化 以 保持良好的循環(huán)階段邊緣 確保穩(wěn)定 見 圖30 關(guān)閉電路關(guān)閉電路 圖31連接電路顯示如何關(guān)機都 在 ADF4110 系列及所附 VCO 的 ADG701 閉合電路開關(guān) goes 當一個邏輯1是應 用在 輸入 低成本的開關(guān)都可用 SOT 23 微 SO 封裝 寬帶寬帶 PLLPLL 許多的合成器和無線應用中 VCOs PLLs 是窄帶的性質(zhì) 這些應用包括 像 GSM DSC1800 CDMA 或各種無線 標準 WCDMA 用戶 在每個這種情況下 調(diào)諧 范圍的總 本地振蕩器比100 MHz 少 但也有 廣泛頻帶本地振蕩器的應用中可能有 多達 一個八度的調(diào)諧范圍 例如 電纜 TV 調(diào)諧器有 約400 MHz 圖32總范圍顯示了一個應 用 tion 其中 ADF4113用于控制和編程 Micronetics M3500 2235 環(huán)路濾波 器 設計了一 RF 輸出2900 MHz 40千赫的環(huán)路帶寬 一 PFD 頻率1 MHz ICP 對10 mA 2 5 mA 合 成 ICP 乘以4 VCO K 增益系數(shù) D 對90 MHz 視頻 sen 在 M3500 2235 sitivity 在一個2900 MHz 和輸出 相邊緣的45 C 在窄帶應用中 通常有一個小變化 在輸出頻率 一般小于10 也是小 在 VCO 在靈敏度范圍 變異通常10 到15 然而 在廣泛頻帶應用這