示波器修改王義夫.doc

數(shù)字示波器設(shè)計(jì)報(bào)告設(shè)計(jì)人員：王一夫 吳海波 田文摘要：本系統(tǒng)基于數(shù)字示波器的基本原理，以單片機(jī)和FPGA組成的最小系統(tǒng)為控制核心，充分發(fā)揮FPGA的數(shù)據(jù)處理能力，實(shí)現(xiàn)了示波器對(duì)被測(cè)信號(hào)的采樣、存儲(chǔ)與回放。系統(tǒng)采用實(shí)時(shí)采樣的方式，實(shí)現(xiàn)頻帶寬度擴(kuò)展為DC500kHz的要求，同時(shí)顯示波形無(wú)明顯失真。增加單次觸發(fā)功能, 即每按動(dòng)一次“單次觸發(fā)”鍵，儀器在滿足觸發(fā)條件時(shí)，能對(duì)被測(cè)周期信號(hào)或單次非周期信號(hào)進(jìn)行一次采集與存儲(chǔ)，然后連續(xù)顯示。垂直靈敏度增加0.01V/div檔，提高了儀器的垂直靈敏度，并且較好的減小輸入短路時(shí)的輸出噪聲電壓。 關(guān)鍵字：數(shù)字示波器、FPGA、實(shí)時(shí)采樣一、系統(tǒng)設(shè)計(jì)方案設(shè)計(jì)及比較總體設(shè)計(jì)方案選擇數(shù)字示波器系統(tǒng)由調(diào)理電路、采樣保持電路、觸發(fā)電路、A/D、D/A、X輸出、Y輸出電路、控制處理器等組成。方案一：采用80C51單片機(jī)為控制核心，其系統(tǒng)框圖如下。對(duì)輸入信號(hào)進(jìn)行放大或衰減后，用外接觸發(fā)電路產(chǎn)生觸發(fā)信號(hào)，通過(guò)A/D轉(zhuǎn)換將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，再通過(guò)單片機(jī)將數(shù)據(jù)鎖存至外部RAM，然后由單片機(jī)控制將數(shù)據(jù)送至D/A輸出。這種方案結(jié)構(gòu)較為簡(jiǎn)潔，但在滿足題目的實(shí)時(shí)采樣頻率的情況下，A/D的最高采樣速度達(dá)到1MHZ，由普通單片機(jī)直接處理這樣速率的數(shù)據(jù)往往難以勝任，而采用高檔單片機(jī)甚至采用DSP芯片，則將大大增加開發(fā)成本。方案二：采用采樣方式的選擇：一般示波器有兩種采樣方式：實(shí)時(shí)采樣和等效時(shí)間采樣。方案一：實(shí)時(shí)采樣。實(shí)時(shí)采樣是在信號(hào)存在周期對(duì)其采樣，如圖1所示，所以都是在信號(hào)經(jīng)歷的實(shí)際時(shí)間內(nèi)顯示信號(hào)波形，根據(jù)采樣定理，采樣速率必須高于信號(hào)最高頻率分量的兩倍。對(duì)于周期的正弦信號(hào)，一個(gè)周期內(nèi)就需要采樣8個(gè)點(diǎn)以上。其優(yōu)點(diǎn)就是采樣時(shí)間比較短，缺點(diǎn)就是對(duì)A/D轉(zhuǎn)換其速度和精度要求很高。為了配合高速A/D，一般用FPGA代替單片機(jī)來(lái)準(zhǔn)確的定時(shí)控制ADC的采樣速率，以實(shí)現(xiàn)高速實(shí)時(shí)采樣。方案二：等效時(shí)間采樣。等效時(shí)間采樣時(shí)采樣中高速A/D，實(shí)現(xiàn)頻率較高的周期性信號(hào)高速采樣重建的目標(biāo)，即對(duì)每個(gè)周期僅采樣一個(gè)點(diǎn)，經(jīng)過(guò)若干個(gè)周期后就可對(duì)信號(hào)各個(gè)部分采樣一遍。而這些點(diǎn)可以借助步進(jìn)延遲方法均勻的分布于信號(hào)波形的不同位置。其中，步進(jìn)延遲是每一次采樣比上一次采樣點(diǎn)的位置延遲t時(shí)間。只要精確控制從觸發(fā)到獲得采樣的時(shí)間延遲，就能夠準(zhǔn)確的重建出原始信號(hào)，如圖2所示。該方案的優(yōu)點(diǎn)是采樣頻率不需要太高，與被采樣信號(hào)頻率相當(dāng)即可，缺點(diǎn)是要求被測(cè)信號(hào)是周期的，而且采樣過(guò)程比較慢，比較耗時(shí)。圖1 實(shí)時(shí)采樣示意圖 圖2 等效時(shí)間采樣示意圖根據(jù)題目要求，結(jié)合實(shí)際情況，本次設(shè)計(jì)采用方案一。觸發(fā)方案選擇為了在示波器上顯示穩(wěn)定的波形，必須使用觸發(fā)使掃描信號(hào)與被觀測(cè)信號(hào)保持同步關(guān)系，即當(dāng)滿足觸發(fā)條件時(shí)才啟動(dòng)一次掃描。方案一：采用外部硬件電路觸發(fā)。其核心器件為比較器，當(dāng)信號(hào)大于所設(shè)定比較觸發(fā)電平時(shí)，即產(chǎn)生一次觸發(fā)。但是被測(cè)信號(hào)頻率范圍較窄，為10HZ10MHZ，對(duì)比較器要求較高，而且比較器在低頻段上升沿有較大毛刺，容易產(chǎn)生抖動(dòng)，導(dǎo)致觸發(fā)不穩(wěn)，波形晃動(dòng)。方案二：采用內(nèi)部軟件觸發(fā)。在FPGA中可以通過(guò)軟件將觸發(fā)電平寫入一個(gè)寄存器中，通過(guò)A/D對(duì)信號(hào)進(jìn)行實(shí)時(shí)采樣，并與該寄存器的值進(jìn)行比較，當(dāng)大于該值時(shí)即產(chǎn)生一個(gè)觸發(fā)脈沖。結(jié)合本題要求，因?yàn)檐浖|發(fā)比較麻煩，硬件電路觸發(fā)比較方便，簡(jiǎn)單易行，所以采用方案一。前級(jí)信號(hào)調(diào)理方案選擇方案一：一路調(diào)理。所有信號(hào)都通過(guò)同一路信號(hào)調(diào)理電路，經(jīng)過(guò)相應(yīng)的衰減或放大設(shè)計(jì)，將信號(hào)幅度控制在合適的范圍內(nèi)，以便后級(jí)的數(shù)據(jù)采樣。方案二：多路調(diào)理。將不同頻率范圍或不同幅度范圍的信號(hào)經(jīng)過(guò)各自的電路進(jìn)行調(diào)理。示波器選擇不同的檔位，則選擇了不同的信號(hào)通道。方案一電路簡(jiǎn)潔，但是由于信號(hào)的頻率和幅度跨度都很大，給硬件電路的調(diào)試帶來(lái)了較大的困難;方案二雖然可以對(duì)不同頻率和幅度范圍內(nèi)的信號(hào)進(jìn)行單獨(dú)調(diào)試，降低了每一路通道對(duì)硬件電路的要求，但導(dǎo)致電路規(guī)模較大，結(jié)構(gòu)較繁瑣，同時(shí)如果每一路信號(hào)做的不精，也會(huì)對(duì)采集結(jié)果產(chǎn)生很大的影響。結(jié)合題目要求，為了降低難度，選擇方案二，及多路調(diào)試的方式。電路設(shè)計(jì)本系統(tǒng)設(shè)計(jì)方案主要包括幾大電路。電路。.電路圖 如下圖：電路。.電路圖 如下圖：電路。.電路圖 如下圖：電路。.電路圖 如下圖：三、小結(jié)該示波器很好的完成了基本部分和發(fā)揮部分的指標(biāo)。參考文獻(xiàn)：1、趙茂泰 編著，電子測(cè)量?jī)x器設(shè)計(jì)，華中科技大學(xué)出版社，2010年7月印刷2、張金 主編，電子系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)必讀，電子工業(yè)出版社，2011年印刷3、謝自美 主編，電子線路設(shè)計(jì)實(shí)驗(yàn)測(cè)試， 華中科技大學(xué)出版社 ，2003年1月印