（電路與系統(tǒng)專業(yè)論文）深亞微米scoc芯片的低功耗物理設(shè)計.pdf

摘要 摘要 時序 面積和功耗是芯片設(shè)計中的重要因素 隨著半導(dǎo)體工藝的進步 功耗 因素在芯片設(shè)計中的關(guān)注度逐漸增高 業(yè)界已經(jīng)有一套低功耗設(shè)計方法 我們在 一款低功耗芯片的設(shè)計實現(xiàn)以及驗證流程中 使用了基于i e e e l 8 0 1 標準u n i f i e d p o w e rf o r m a t u p f 的部分技術(shù) 成功的完成了從r t l 到g d s i i 的全部過程 芯 片已經(jīng)完成投片并進行了測試 測試表明芯片一切正常工作 從而驗證了所用到 的低功耗設(shè)計方法的可行性 本文先介紹了物理設(shè)計中的低功耗技術(shù) 描述了c m o s 電路功耗的組成 包 括動態(tài)功耗與靜態(tài)功耗以及它們之間的矛盾 介紹了門控時鐘 多閾值電壓邏輯 多供電電壓和門控電源等低功耗設(shè)計的技術(shù) 分析了多電壓供電的策略和設(shè)計中 遇到的困難 對常用的電平轉(zhuǎn)換單元進行了描述 電源門控技術(shù)是比較復(fù)雜的一 種低功耗設(shè)計方法 其中還用到了許多特殊的電源管理器件 如m t c m o s 隔 離單元 保持寄存器等 而且電源開關(guān)網(wǎng)絡(luò)的控制和門控電源控制器的設(shè)計都要 經(jīng)過深入的研究 本文介紹 j s y n o p s y s 基于u p f 的低功耗設(shè)計流程 對u p f 文件的內(nèi)容進行詳 細的分析 u p f 描述了設(shè)計的功耗意圖 如芯片電源管理的供電網(wǎng)絡(luò) 隔離單元 電平轉(zhuǎn)換單元的插入 電源開關(guān)單元等各個方面 它指定如何為各個設(shè)計建立電 源網(wǎng)絡(luò) 各個電源線之間的行為 以及用來支持設(shè)計動態(tài)電源關(guān)斷額外的邏輯功 能等 u p f 并不提供布局布線的信息 和r t l 描述設(shè)計也是分開的 u p f 文件主 要的內(nèi)容包括 對電壓域的描述 對電源網(wǎng)絡(luò)的描述 對電源關(guān)斷單元的描述 對隔離單元的描述 對電平轉(zhuǎn)換單元的描述 對電源狀態(tài)的描述 最后利用s y n o p s y s 的e d a 平臺對s e p 6 0 1 0 b 芯片進行低功耗物理設(shè)計 包括 布圖規(guī)劃 電壓域的創(chuàng)建 電源關(guān)斷單元的插入 布局以及控制信號的連接 電 源網(wǎng)絡(luò)綜合和分析 布局 時鐘樹綜合 布線 關(guān)鍵詞 低功耗 門控電源 u p f 物理設(shè)計 a b s f r a c f a bs t r a c t t i m i n g a r e aa n dp o w e ra 塢i m p o r t a n t f a c t o r si nc h i pd e s i g n a l o n g 析m a d v a n c e si ns e m i c o n d u c t o rt e c h n o l o g y t h ea t t e n t i o no fp o w e rf a c t o ri nc h i pd e s i g n g r a d u a l l yi n c r e a s e d i n d u s t r yh a sas e to fl o w p o w e rd e s i g nm e t h o d s r e c e n t l y w e d e s i g n e dae h i pw i n ll o wp o w e ri m p l e m e n t a t i o na n dv e r i f i c a t i o n w eu s e dp a r to f i e e e l8 0 1s t a n d a r db a s e du n i f i e dp o w e rf o r m a to j l l t e c h n o l o g y s u c c e s s f u l l y c o m p l e t e dt h ew h o l ef l o wo fr t lt og d s i i t h ec h i ph a sb e e nm a n u f a c t u r e da n d t e s t e d t h el o w p o w e rd e s i g nm e t h o d so ft h i sc h i ph a sb e e nv e r i f i e d t h i sp a p e rf i r s ti n t r o d u c e st h el o wp o w e rt e c h n o l o g yo fp h y s i c a ld e s i g n w e d e s c r i b et h et h e o r yo fp o w e ri nc m o sc i r c u i t s i n c l u d e sd y n a m i cp o w e ra n ds t a t i c p o w e r a n dt h er e l a t i o no fd y n a m i cp o w e ra n ds t a t i cp o w e r c l o c kg a t i n g m u l t i p l e t h r e s h o l dv o l t a g el o g i c m u l t i v d da n dp o w e rg a t i n gt e c h n o l o g yw i l t si n t r o d u c e d t h e s t r a t e g ya n dd i f f i c u l to fm u l t i v d dw a sa n a l y z e d p o w e rg a t i n gi sac o m p l i c a t e dl o w p o w e rd e s i g nt e c h n o l o g y t h e r ea l es o m es p e c i a lp mc e l l s s u c h 鵲m t c m o s i s o l a t i o nc e l l r e t e n t i o nr e g i s t e r s t h ep o w e rs w i t c hn e t w o r ka n dp o w e rg a t i n g c o n t r o l l e rs h o u l db ec a r e f u l l yr e s e a r c h e d s y n o p s y su p fl o wp o w e rd e s i g nf l o ww a si n t r o d u c e d a n dt h eu p ff i l ew 雒 a n a l y z e dc a r e f u l l y t h el o wp o w e rd e s i g ni n t e n tw a sd e s c r i b e db yu p f s u c h 鷦 w h o l ec h i pp o w e rm a n a g es u p p l yn e t w o r k t h ei n s e r t i o no fi s o l a t i o nc e l l sa n dl e v e l s h i t t e r s p o w e rs w i t c hc e l l s t h ep o w e rg r i ta n ds t r a p t h er e l a t i o no fp o w e r r a i l sa n d r t l d e s c r i p t i o nw a si n c l u d e db yu p ff i l e t h eu p f f i l e sc o n t a i n d e s c r i b i n gp o w e r d o m a i n d e s c r i b i n gp o w e rn e t w o r k d e s c r i b i n gp o w e rs w i t c hc e l l s d e s c r i b i n g i s o l a t i o nc e l l s d e s c r i b i n gl e v e ls h i t t e r s d e s c r i b i n gp o w e rs t a t et a b l e f i n a l l y t h ep h y s i c a ld e s i g no fs e p 6 0 io bw l i si m p l e m e n t e db ys y n o p s y se d a t o o l s t h ef l o wc o n t a i n f l o o r p l a n c r e a t i n gv o l t a g ea r e aa n dm t c m o s p l a c e m e n t a n dc o n t r o lw i r ee o r m e e t i o n p n s c t s r o u t i n g k e y w o r d s l o wp o w e r p o w e rg a t i n g u p f p h y s i c a ld e s i g n 第一章緒論 1 1 課題背景及意義 第一章緒論 在過去二十年 復(fù)雜芯片經(jīng)歷了一系列的革新 在二十世紀八十年代引入了 基于語言描述的電路設(shè)計和綜合 在二十世紀九十年代設(shè)計復(fù)用和p 的采用成 為設(shè)計中的主流方式 最近幾年 低功耗設(shè)計成為復(fù)雜s o c 芯片設(shè)計中的一個 關(guān)注點 1 捌 以上每次技術(shù)革新都是由半導(dǎo)體技術(shù)進步推動而來 隨著晶體管特征尺寸的 減小 芯片密度的指數(shù)級增大 基于語言描述的設(shè)計和綜合被應(yīng)用到芯片設(shè)計中 來 大大的增加了設(shè)計效率 這種革新和半導(dǎo)體工藝進步一起支撐了摩爾定律 但是在百萬門級時代 工程師發(fā)現(xiàn)一個新的芯片設(shè)計中并不會寫入太多的新代 碼 結(jié)果就是大的芯片設(shè)計里面采用p 和設(shè)計復(fù)用方式 并因此提高了效率和節(jié) 省了人力 今天每個s o c 設(shè)計都會充分應(yīng)用口來享受深亞微米及納米級工藝所帶 來的芯片密度增加的好處 3 1 進入深亞微米工藝 從1 3 0 u r n 開始 提出了一系列設(shè)計問題 我們可以在一 顆相當小的芯片中集成數(shù)以千萬門的門電路 因此造成大的功耗密度和功耗損 失 功耗問題開始考驗封裝 冷卻技術(shù) 在9 0 n m 及以下工藝中 泄漏電流急劇 增大 在一些6 5 r i m 設(shè)計中 泄漏電流大到幾乎相當于動態(tài)電流 4 這些挑戰(zhàn)對芯片設(shè)計有相當大的影響 高性能芯片的功耗密度問題已經(jīng)導(dǎo)致 芯片的頻率無法隨著工藝水平的提高而提高 結(jié)果設(shè)計者開始設(shè)計多處理器芯片 以代替單個超高頻處理器 電池供電的電子設(shè)備在電子市場中的份額逐漸增大 深亞微米及納米級工藝 下的功耗問題已經(jīng)成為一個顯著問題 為了克服這個問題 設(shè)計者們采用了一系 列措施在設(shè)計的每個階段 從軟件到架構(gòu)再到實現(xiàn) 這些措施包括時鐘關(guān)斷 電 源關(guān)斷 多閾值電壓庫等 在所有高性能芯片應(yīng)用中 復(fù)雜s o c 芯片的功耗問題成為芯片設(shè)計的挑戰(zhàn) 面對這個挑戰(zhàn) 設(shè)計者把供電方案由單電源供電改成多電源供電 在多電源供電 方案中 不同模塊根據(jù)應(yīng)用 工作在不同的電壓下 在某些情況下 設(shè)計者采用 1 深亞微米5 0 c 芯片的低功耗物理設(shè)計 可變電壓和可變頻率技術(shù)應(yīng)用在某個模塊上 根據(jù)這個模塊不同的負載和性能要 求 去調(diào)節(jié)這個模塊的電壓和頻率 5 1 1 2 低功耗設(shè)計的研究現(xiàn)狀 目前s o c 低功耗設(shè)計技術(shù)的研究主要集中在兩個方面 低功耗電路設(shè)計和 低功耗e d a 軟件研究 低功耗電路設(shè)計的研究和其本身的產(chǎn)品方向有著密切關(guān) 系 擁有生產(chǎn)線的廠商主要集中在生產(chǎn)工藝方面 如l s il o g i c t s m c 等 e d a 供應(yīng)商則主要集中在低功耗軟件研究方面如s y n o p s y s m e n t o r 等 而一些 大型處理器設(shè)計公司則比較關(guān)注s o c 各個層次的設(shè)計技術(shù)和低功耗處理器模型 的研究如a r m m m 和n e c 等 5 j 所謂低功耗電路設(shè)計 是指在i c 設(shè)計過程中采用各種手段 降低影響功耗 的各種參數(shù) 并最終達到降低系統(tǒng)功耗的目的 與i c 設(shè)計流程相對應(yīng) 低功耗 設(shè)計可以貫穿所有設(shè)計層次 通過實踐驗證 按照目前自頂向下的電路設(shè)計方法 在不同設(shè)計層次上的努力對功耗的改善是不同的 隨著設(shè)計層次的提高 改善的 程度越大 這是因為抽象層次越高表明在數(shù)字系統(tǒng)的設(shè)計中進行低功耗考慮得越 早 因此在較高抽象層采用的低功耗設(shè)計策略效果越明顯 根據(jù)介入系統(tǒng)設(shè)計階 段的不同 系統(tǒng)的低功耗設(shè)計方法可以分成若干層次 按照抽象層次的不同 可 以分為 系統(tǒng)級 寄存器傳輸級 邏輯門級 電路級 如表1 1 所示 是各抽象層 次相應(yīng)的低功耗技術(shù)以及它們對功耗的影響 表1 1 各抽象層次的低功耗技術(shù)劃分 t a b l e l 1l o w p o w e rt e c h n o l o g yf o rd i f f e r e n tl e v e l 抽象層次對功耗的影響 典型低功耗技術(shù) 系統(tǒng)級 5 0 一9 0 功能劃分 功耗管理 變電壓技術(shù) 行為級 3 0 一5 0 數(shù)據(jù)本地化 并行操作 流水線 i 汀l 級3 0 一5 0 數(shù)據(jù)編碼 多時鐘技術(shù) 結(jié)構(gòu)轉(zhuǎn)換 存儲器分段 邏輯級 2 0 一3 0 邏輯表達式轉(zhuǎn)換 晶體管級 1 0 一2 0 尺寸調(diào)整 順序調(diào)整 低功耗e d a 軟件的研究主要集中在功耗建模 功耗分析和功耗優(yōu)化三個方 面 國外各大學(xué)對低功耗技術(shù)的研究比較全面 但每個大學(xué)進行的側(cè)重點不同 m i t 主要從事低功耗處理器的研究 普林斯頓大學(xué)主要進行低功耗綜合技術(shù)的研 2 第一章緒論 究 而其它一些大學(xué)則主要從事異步電路的研究 在國內(nèi) 當前集成電路無論在設(shè)計方面還是制造上都仍處于起步階段 巨大 的芯片消費市場絕大部分被國外芯片供應(yīng)商所占有 國產(chǎn)芯片不到所需總量的 3 0 且多為低檔芯片 因此開發(fā)具有自主產(chǎn)權(quán)的高性能 高層次芯片對于想在 世界占有一席之地的中國集成電路產(chǎn)業(yè)而言己是極其重要了 作為當前世界研究 熱點及集成電路發(fā)展趨勢 s o c 芯片正是一個極佳的切入點 相應(yīng)的 國內(nèi)對低 功耗技術(shù)的研究同樣處于發(fā)展階段 雖然也有一些專門的低功耗研究機構(gòu)如中科 院計算機所 清華大學(xué) 東南大學(xué)等 但目前開展的一些工作主要集中在工藝研 究和功耗建模方面 s o c 軟件低功耗設(shè)計技術(shù)的研究較少 硬件低功耗設(shè)計技術(shù) 也有待進一步完善和提高 7 在工業(yè)界 人們也越來越意識到低功耗設(shè)計的重要性了 i n t e l i b m 等i c 大 廠商都成立了獨立的低功耗研究中心 a m d 公司更是將低功耗移動處理器作為 其主要發(fā)展方向 寫入公司發(fā)展規(guī)劃中 很多公司 特別是移動設(shè)備 如手機 筆記本 等生成廠家 都將低功耗作為自己產(chǎn)品的賣點 總體來說 低功耗技術(shù)的研究在近十年取得了長足的進步 但其仍處于發(fā)展 階段 很多方面還有待進一步的研究 前期低功耗研究的重點是動態(tài)功耗的估算 及其優(yōu)化方法 目前來說這方面的研究已相當成熟 近兩年 人們已經(jīng)轉(zhuǎn)向靜態(tài) 功耗的研究 特別是對其快速 精確計算的方法研究較多 在設(shè)計的各個層次上 都己有相應(yīng)的功耗優(yōu)化方法 但相對而言 寄存器傳輸級和邏輯門級的研究己較 為成熟 體系結(jié)構(gòu)級和算法級的研究還較為薄弱 此外 低功耗測試技術(shù)及綜合 技術(shù)方面也己取得了相當?shù)某晒?隨著集成電路的進一步發(fā)展 功耗的制約作用將越來越突顯出來 必將促使 吸引i c 業(yè)界更多地投入到對其的研究中 要研究s o c 的低功耗設(shè)計 首先要從物理層次上弄清該集成電路的功耗組 成 才能從物理實現(xiàn)到系統(tǒng)實現(xiàn)上采用各種方法來節(jié)省功耗達到低功耗設(shè)計的目 的 芯片電路的功耗主要來自三個方面 動態(tài)功耗 內(nèi)部功耗 泄漏功耗 動態(tài) 功耗主要是電容的充放電所引起的 內(nèi)部功耗主要是短路電流所引起的 泄漏功 耗主要是漏電流引起的 包括p n 結(jié)反向電流和亞閾值電流以及穿透電流 在超 深亞微米階段 隨著工藝尺寸的不斷減小 泄漏功耗呈指數(shù)形式上升 其在總功 耗中占的比例越來越大 泄漏功耗變得不能忽略 特別是n 9 0 n m 工藝節(jié)點后漏 電功耗已逐漸趕上并超越動態(tài)功耗成為功耗的主要部分 因而泄漏功耗的降低迫 在眉睫 近兩年 低功耗研究的重心己經(jīng)轉(zhuǎn)移到泄漏功耗上 基于隨著介入設(shè)計層次的提高 低功耗技術(shù)對于降低功耗的效果就越明顯這 一理論依據(jù) 本課題主要從系統(tǒng)級層次的低功耗技術(shù)來探討低功耗設(shè)計的相關(guān)問 3 深亞微米 o c 芯片的低功耗物理設(shè)計 題 低功耗設(shè)計的原則之一就是在設(shè)計的初期考慮功耗問題 在典型的s o c 設(shè)計 中 8 0 的功耗在r t l 確定之前就已經(jīng)確定 當r t l 就位后 設(shè)計師只能影響2 0 的功耗 傳統(tǒng)的設(shè)計流程常常是通過諸如功耗優(yōu)化 門控時鐘和多閾值電壓等技 術(shù)來降低r t l 之后的優(yōu)化 如果需要大幅度降低功耗 則需采用目標更明確的技 術(shù) 在最終r t l 確定之前降低功耗 低功耗架構(gòu)選擇 電源關(guān)斷 多供電電壓和 動態(tài)電壓頻率調(diào)節(jié)等技術(shù)就是這方面的應(yīng)用 各種低功耗技術(shù)在設(shè)計中的應(yīng)用必然會影響到其它設(shè)計參數(shù) 如面積和時 序 更重要的是 它們對設(shè)計方法學(xué)將會有重大影響 方法學(xué)的影響包括架構(gòu)選 擇 驗證 合成 測試以及實現(xiàn)階段 表1 2 列出了各低功耗技術(shù)所造成的影響 表1 2 功耗影響 t a b l e l 2t h ei n f l u e n c eo f p o w e r c o n s u m p t i o n 功耗降低技漏電功耗 動態(tài)功耗 時序影面積影架設(shè) 驗 實 術(shù)倍倍響響構(gòu)計證現(xiàn) 門控時鐘 o2 0小小 無 低低中 多閾值電壓 6o小小 無 低無低 多供電電壓 24 0 5 0一必小 高中中高 電源關(guān)斷 l m 5 00一必一些 高高高高 動態(tài)電壓頻 2 34 0 7 0一螻一磐 高高高高 率調(diào)節(jié) 由上表可以看出 電源關(guān)斷技術(shù)對泄漏功耗的降低效果較好 而動態(tài)電壓頻 率調(diào)節(jié)技術(shù)與多供電電壓技術(shù)及門控時鐘技術(shù)主要針對于動態(tài)功耗的降低 從表 中還可以看到 電源關(guān)斷技術(shù) 動態(tài)電壓頻率調(diào)節(jié)技術(shù)與多供電電壓技術(shù)這三種 技術(shù)對功耗降低影響最大的同時 對設(shè)計的時序 面積和設(shè)計方法如架構(gòu)選擇 設(shè)計 驗證和布局布線也會有比較大的影響 此外 集成電路設(shè)計流程中設(shè)計數(shù)據(jù)是有統(tǒng)一的格式的 系統(tǒng)設(shè)計到邏輯綜 合由r t l 網(wǎng)表傳遞 邏輯綜合到物理實現(xiàn)則由門級網(wǎng)表傳遞 布局布線后 邏輯 驗證和形式驗證由門級網(wǎng)表傳遞 顯然 對于低功耗設(shè)計我們也需要一種統(tǒng)一的 功耗約束文件 目前業(yè)界有兩個較成熟的功耗格式文件 其一是2 0 0 6 年由c a d e n c e 公司發(fā)布的針對解決低功耗設(shè)計的約束文件 通用功耗格式c p f c o m m o np o w e r f o r m a t 文件 c p f 文件作為一種嚴格基于t c l 格式的約束文件 稱之為 通用 是 4 第一章緒論 因為它所表達的低功耗設(shè)計約束能夠支持整個c a d e n c e 從驗證 綜合 測試 物 理綜合 布線到簽收的幾乎所有的數(shù)字設(shè)計工具 3 其二是i 掃s y n o p s y s 發(fā)布的統(tǒng) 一通用格式 u n i f i e dp o w e rf o r m a t 切 f u p f 和c p f 一樣也是一種嚴格基于t c l 格式的功耗約束文件 它作為專為低功耗設(shè)計的邏輯擴展規(guī)范 為那些不能通過 h d l 語言在r t l 代碼中描述出來的功耗約束信息提供了一個統(tǒng)一的格式 9 這兩 種約束文件的產(chǎn)生為前后端設(shè)計提供了很好的交互平臺 有利于設(shè)計的可預(yù)測性 和可驗證性 本文將重點介紹基于u p f 的低功耗物理設(shè)計 1 3 本文的主要內(nèi)容 本文根據(jù)s y n o p s y s 的低功耗設(shè)計流程 基于切 f 文件實現(xiàn)了s e p 6 0 1 0 b 芯片的 物理設(shè)計 主要內(nèi)容如下 第一章是緒論 介紹了課題的研究背景和意義 以及目前國內(nèi)外低功耗設(shè)計 的研究現(xiàn)狀 第二章是介紹物理設(shè)計中的低功耗技術(shù) 描述了c m o s 電路功耗的組成 包 括動態(tài)功耗與靜態(tài)功耗以及它們之間的矛盾 介紹了門級低功耗物理設(shè)計技術(shù)包 括門控時鐘等 多閾值電壓邏輯 多供電電壓技術(shù)和門控電源技術(shù) 第三章是基于切 f 的低功耗物理設(shè)計分析 介紹s y n o p s y s 基于u p f 的低功 耗設(shè)計流程 對u p f 文件的內(nèi)容進行詳細的分析 第四章是s e p 6 0 1 0 b 芯片的低功耗物理設(shè)計 介紹了s e p 6 0 1 0 b 芯片的結(jié)構(gòu)和 應(yīng)用場合 低功耗的管理模式 采用u p f 的設(shè)計流程完成了布局布線 5 深亞微米 o c 芯片的低功耗物理設(shè)計 第二章物理設(shè)計中的低功耗技術(shù) 2 1c m o s 電路功耗 2 1 1c m o s 電路功耗的組成 s o c 芯片功耗由動態(tài)功耗和靜態(tài)功耗組成 動態(tài)功耗來源于器件上電情況下 的電路翻轉(zhuǎn) 靜態(tài)功耗來源于器件上電而電路不翻轉(zhuǎn)時器件消耗的功耗 例如在 c m o s 器件中 靜態(tài)功耗源自泄漏功耗 第一個并且是最主要的動態(tài)功耗來源是轉(zhuǎn)換功耗 由對門電路輸出電容充放 電造成 如圖2 1 所示 l o p o w e r o u t 圖2 1 動態(tài)功耗示意圖 f i g u r e2 it h e s c h e m a t i co f d y n a m i cp o w e rc o n s u m p t i o n 電路每次翻轉(zhuǎn)等效于對電容的充電或放電一次 每次消耗的能量為 e 廖礦2 c v 2 2 1 以時鐘翻轉(zhuǎn)為參考 一次時鐘翻轉(zhuǎn)并不一定造成門電路輸出的翻轉(zhuǎn) 可以定義每 個時鐘周期t 門電路輸出翻轉(zhuǎn)的概率 價周期的功耗見式 2 2 尸加 刀 e z 丁 c y 2 f c v 2 f 2 2 動態(tài)功耗除了包含轉(zhuǎn)換功耗外還包括門電路內(nèi)部功耗 如圖2 2 示意了內(nèi)部 轉(zhuǎn)換電流 內(nèi)部轉(zhuǎn)換電流一部分是內(nèi)部短路電流直接貫穿于電源 n m o s p m o s 第二章物理設(shè)計中的低功耗技術(shù) 和地 另一部分用于對門電路內(nèi)部電容的充放電 p 翻湖皇r 圖2 2 電路內(nèi)邵功耗 f i g u r e 2 2c r o w b a rc u r r e n tc o n s u m p t i o n 加上電路內(nèi)部功耗之后的動態(tài)功耗如下 p 枷 c y 2 廠 只黼 2 3 其中 是內(nèi)部短路電流的持續(xù)時間 是內(nèi)部轉(zhuǎn)換電流 內(nèi)部短路電流是由 p m o s 和n m o s 同時導(dǎo)通造成 所以只要輸入信號坡度足夠陡 那么p m o s 和 n m o s 同時導(dǎo)通的時間就足夠短 因此內(nèi)部短路電流所造成的功耗就足夠小 在 不考慮內(nèi)部短路電流的情況下 可以用轉(zhuǎn)換功耗代替動態(tài)功耗 由于供電電壓對功耗呈平方的貢獻關(guān)系 降低供電電壓是非常有效的減小動 態(tài)功耗的方式 但是隨著供電電壓的減小 m o s 管的驅(qū)動電流也隨之減小 從 而速度也相應(yīng)降低下來 設(shè)計者可以根據(jù)應(yīng)用場合利用降電壓的方式 對于頻率 要求不高的模塊 例如外圍設(shè)備 可以采用低電壓供電 而其它高速電路采用高 電壓供電 這種方法稱之為 多電壓 對于處理器因為任務(wù)不同 可以對它采用 可變電壓技術(shù)供電 當對處理器性能要求高時 對處理器提供高電壓和高頻的時 鐘 當對處理器性能要求低時 對處理器提供低電壓和低頻時鐘 這種方式稱之 為電壓縮放 1 另外一個降低動態(tài)功耗的方法是門控時鐘 使時鐘不翻轉(zhuǎn) 從而使動態(tài)功耗 將為零 1 2 靜態(tài)功耗主要來源于晶體管的泄漏功耗 在m o s 管中 主要有四種泄漏功 耗 1 亞閾值電流 m o s 管工作在弱反型區(qū)時 m o s 管源漏之間的電流 2 柵漏電流 柵漏電流是由于柵氧遂穿效應(yīng)導(dǎo)致的直接從柵經(jīng)過柵氧到襯底 7 深亞微米 o c 芯片的低功耗物理設(shè)計 的電流 3 柵誘導(dǎo)漏電流 由于柵漏電壓v d g 形成的強電場導(dǎo)致電流從漏流向襯底 4 反偏結(jié)電流 p n 結(jié)少子漂移電流 泄漏電流在晶體管中的示意圖如下圖2 3 所示 圖中1 1 為源漏p n 結(jié)反偏漏電 流 1 2 為亞閾值電流 1 3 為柵氧化層穿透引起的泄漏電流 1 4 為熱載流子注入引 起的柵電流 1 5 為柵誘導(dǎo)漏電流 1 6 為溝道穿透電流 1 3 型似1 馴限t l i r a l 序 iiii lj n j 1 2 1 砍 兮蘆吮咄 圖2 3 泄漏電流在晶體管中的示意圖 f i g u r e 2 3l e a k a g ec u r r e n ti nm o s f e t 2 1 2 動態(tài)功耗和靜態(tài)功耗之間的矛盾 最有效的降低靜態(tài)功耗的方法是降低供電電壓v d d 隨著晶體管尺寸的減 小 v d d 經(jīng)歷了5 v 3 3 v 2 5 v 1 2 v 高性能的器件甚至?xí)褂酶偷碾妷?v d d 降低的同時也帶來了不好的影響 低的v d d 導(dǎo)致小的m o s 管驅(qū)動電流 從 而導(dǎo)致電路速度的降低 m o s 管驅(qū)動電流可以近似如下 i 1 7 b e 一 2 2 4 x f f p m o s v d d 其中 為載流子遷移率 c 0 為柵電容 圪為 閾值電壓 為柵源電壓 從上式可以看出 為了降低動態(tài)功耗 v d d 被降低 為了補償速度的損失 閾值電壓需要降低 但是 亞閾值漏電流隨著閾值電壓的 降低呈指數(shù)級的增長 漏電流會增加的非?？?導(dǎo)致靜態(tài)功耗迅速增加 這與動 態(tài)功耗的降低是矛盾的 固 第二章物理設(shè)計中的低功耗技術(shù) 2 2 門級低功耗物理設(shè)計技術(shù) 2 2 1 門控時鐘技術(shù) 時鐘網(wǎng)絡(luò)的功耗占整個芯片的功耗的相當一部分 5 0 甚至更多的動態(tài)功耗 消耗在時鐘緩沖器上 很明顯這些時鐘緩沖器有很高的翻轉(zhuǎn)率 為了滿足時鐘網(wǎng) 絡(luò)上面插入延遲和信號陡度的要求 相當多的時鐘緩沖器會選用延時小 驅(qū)動能 力大的緩沖器 另外 寄存器即使輸入輸出信號不變 但時鐘翻轉(zhuǎn)時 寄存器內(nèi) 部還是有器件會翻轉(zhuǎn)的 造成功耗損失 1 4 備電模式下 最大的動態(tài)功耗來源 于時鐘 時鐘接到空閑模塊上 不僅會增加時鐘負載 而且會造成假的數(shù)據(jù)活動 性 現(xiàn)在的綜合工具都支持插入門控單元 根據(jù)電路描述自動識別需要插入門控 的地方 a 不帶門控時鐘單元的電路 a t h ec i r c u i tw i t h o u tc l o c kg a t i n g l o w a c t i v i t y 帶門控時鐘單元的電路 b t h ec i r c u i t j l i t l lc l o c kg a t i n g 圖2 4 門控時鐘技術(shù) 9 深亞微米s o c 芯片的低功耗物理設(shè)計 f i g u r e 2 4c l o c kg a t i n gt e c h n o l o g y 根據(jù)r t l 在圖2 4 中上圖中寄存器的q 端數(shù)據(jù)由e n 信號控制其是否更新 另一種綜合方式是通過e n 信號去開關(guān)控制時鐘 圖中如果寄存器數(shù)目不多 那 么功耗節(jié)省不大 如果一個e n 信號控制比較多的寄存器的時鐘 則可以節(jié)省可 觀的功耗 不僅寄存器上的功耗得到節(jié)省 而且時鐘樹上面的一部分緩沖器上的 功耗也節(jié)省了 不過值得注意的是 由于時鐘門控會產(chǎn)生專門的門控電路 所以 如果一個e n 信號如果控制的寄存器太少的話 并且關(guān)斷時鐘的頻率不高的話 那么并不能有效節(jié)省功耗 所以門控單元的扇出在3 2 或6 4 是比較好的 1 5 早期的設(shè)計里 前端設(shè)計者要在代碼里例化門控電路 但這樣的門控容易產(chǎn) 生毛刺 造成邏輯錯誤 現(xiàn)在常用的門控有l(wèi) a t c h 和與門組成的門控 集成門控單 元 1 6 1 只要r t l 中有門控描述 如 a l w a y s p o s e x i g cc l i o i f e n q 一 d 那么綜合工具就可以自動插a f l 控 例如在s y n o p s y s 的d e s i g nc o m p i l e r 工具中 采用c o m p i l e u l t r a g a t e c l o c k 即可在綜合是自動插a f j 控時鐘 除了門控技術(shù) 還有考慮功耗優(yōu)化的布局和一系列邏輯優(yōu)化技術(shù)去優(yōu)化動態(tài)功耗 2 2 2 其它門級功耗優(yōu)化技術(shù) 在物理設(shè)計階段對于門級的功耗優(yōu)化技術(shù)還有以下方法 由于優(yōu)化的力度有 限 下面僅做簡單介紹 1 插緩沖器 插入緩沖器以減少電容負載減少充放電功耗 并且可以減少 輸入跳變時間 從而減少作為負載門電路的內(nèi)部功耗 2 單元尺寸更改 在關(guān)鍵時序路徑上 減小高翻轉(zhuǎn)率的單元的尺寸 增大 低翻轉(zhuǎn)率的單元的尺寸 在不惡化時序的前提下 可以節(jié)省功耗 在非關(guān)鍵時序 路徑上 可以對某些單元減小尺寸 節(jié)省功耗 3 端口交換 對于一個多輸入的門電路 多個端口在功能上等價的 但是 每個端口的輸入電容并不相同 把接到大輸入電容端口的高翻轉(zhuǎn)率的節(jié)點與接到 小輸入電容端口的低翻轉(zhuǎn)率的節(jié)點交換 1 0 第二章物理設(shè)計中的低功耗技術(shù) 4 相位重分配 相位偶數(shù)次倒向 消除高翻轉(zhuǎn)率節(jié)點上的反向器 5 邏輯重映射 一個與門的輸出端有相當高的翻轉(zhuǎn)率 與門的后面緊接著 一個n o r 門 可以把這兩個門重映射成a n d o r 和一個反向器 這樣高翻轉(zhuǎn)率的 節(jié)點就變到了單元內(nèi)部 使得重映射后的電路功耗小于重映射前的電路功耗 6 低功耗布局技術(shù) 對于高翻轉(zhuǎn)率的非時鐘n e t 使n e t 兩端的單元靠近 可以縮短n e t 耆f 線長度 減小負載電容 節(jié)省功耗 如圖2 5 所示 圖2 5 低功耗布局示意圖 f i g u r e 2 5t h ed i a g r a mo fl o wp o w e rp l a c e m e n t 2 3 多閾值電壓邏輯 隨著半導(dǎo)體工藝尺寸減小至1 3 0 n m 9 0 n m 及以下 數(shù)字集成電路中采用多閾 值電壓庫已經(jīng)成為常用的降低泄漏功耗的方式 亞閾值電流與閾值電壓呈指數(shù)級 關(guān)系 而延時對于閾值電壓的相關(guān)度要弱于亞閾值電流與閾值電壓的相關(guān)度 現(xiàn) 在先進工藝的標準單元庫基本上會提供多個版本閾值電壓的標準單元 低閾值 普通閾值 高閾值 物理實現(xiàn)階段 布局布線工具可以利用多閾值電壓庫同時進 行時序和功耗的優(yōu)化 1 7 1 對于時序不難滿足的電路 一般在綜合時采用高閾值電壓的標準單元 如果 綜合時的時序不滿足條件 也可寫出網(wǎng)表給后面的布局布線工具進行設(shè)計的布局 布線工作 在此過程中 再加入標準閾值和低閾值的單元進行時序優(yōu)化 這樣即 能滿足時序又能使泄漏功耗最小化 但是 采用速度慢的高閾值電壓單元會導(dǎo)致 在邏輯映射時映射出那些具有大面積的電路結(jié)構(gòu) 會增加芯片的面積 也可能引 起動態(tài)功耗和泄漏功耗的增加 11 深亞微米s o c 芯片的低功耗物理設(shè)計 對于時序難滿足的電路 在綜合以及布局布線時三種閾值電壓的標準單元都 采用 每一階段均使用功耗優(yōu)化相關(guān)措施來進行其設(shè)計的功耗優(yōu)化 再在最后的 時序收斂階段將非關(guān)鍵路徑上的低閾值電壓單元替換成高閾值電壓單元以最大 化減小泄漏功耗 這種方法在綜合時會使用過多的低閾值電壓單元 同時數(shù)據(jù)路 徑的結(jié)構(gòu)也不是最優(yōu)化的 這是因為低閾值單元的使用并沒有限制 較多的采用 低閾值電壓標準單元來滿足那些低性能的數(shù)據(jù)通路的時序 映射出的電路結(jié)構(gòu)不 一定是最優(yōu)的 導(dǎo)致在后面流程中許多低閾值電壓標準單元無法批量把它們替換 成高閾值電壓的標準單元 泄漏功耗相對過大 2 4 多供電電壓技術(shù) 眾所周知 動態(tài)功耗正比于v d d 的平方 如果降低v d d 電平值 則可以顯 著降低功耗值 v d d 的降低帶來功耗降低的同時也帶來了門電路延時的增大 類似于門控時鐘 多供電電壓需要考慮一系列問題 諸如以下 規(guī)劃的實施 可 驗證性設(shè)計 在實施階段 布圖規(guī)劃 布局 布線 都要考慮在多電壓設(shè)計中 不同電壓域之間的信號需要通過電平轉(zhuǎn)換進行交互 電平轉(zhuǎn)換單元的擺放是有一 定要求的 電平轉(zhuǎn)換單元放在源電壓域里面或目的電壓域里面對最終物理實施是 不一樣的 多電壓域的時序分析問題會變得更復(fù)雜 首先時序分析需要多電壓庫 的支持 而且時序分析需要分析更多的工藝角組合 i 引 2 4 1 多電壓策略 把芯片內(nèi)電路分割成若干子部分 每一部分擁有自己的電源 這種方式稱之 為多電壓設(shè)計 由于在s o c 設(shè)計中 不同模塊對性能的要求不一樣 例如 處理 器是芯片中頻率要求最高的地方 所以處理器的供電電壓要求最高 而u a r t 模 塊對頻率的要求不高 那么u a r t 就可以工作在比較低的電壓下面了 動態(tài)功耗 和靜態(tài)功耗都會因此降低 為了降低功耗 可以利用很多電源策略 例如 當處理器任務(wù)多時 對其提 供高電壓 當處理器任務(wù)少時 對其提供低電壓 同樣也可以對r a m 提供不同 的供電電壓 當對其進行讀寫操作時 對其供高電壓 當其保持數(shù)據(jù)時 對其供 低電壓 當其不工作是也可以關(guān)掉它的電源 1 9 1 多電壓策略可以歸類如下 1 2 第二章物理設(shè)計中的低功耗技術(shù) 1 多靜態(tài)電壓 不同的模塊供不同的固定電壓 2 多級靜態(tài)電壓 作為多靜態(tài)電壓的擴展 不同模塊除了不同供電外 供電電壓可以在幾級不連續(xù)的電壓之間調(diào)節(jié) 3 動態(tài)電壓頻率調(diào)節(jié) 作為多級靜態(tài)電壓的擴展 根據(jù)工作任務(wù)的多少 會有許多級電壓可以動態(tài)調(diào)節(jié) 4 自適應(yīng)電壓調(diào)節(jié) 作為動態(tài)電壓頻率調(diào)節(jié)的擴展 工作負載和供電電 壓之間有反饋環(huán)路進行調(diào)節(jié) 2 4 2 多電壓設(shè)計的困難 由多級電壓技術(shù)帶來的設(shè)計上的困難包括 1 各級電壓域之問信號的傳遞需要增加電平移位器 由于芯片中各個模塊之間電壓有差異 信號的傳遞就會有從高電壓區(qū)域傳到 低電壓區(qū)域的情況或者由低電壓區(qū)域向高電壓區(qū)域傳遞的情況 由高電壓區(qū)域傳 到低電壓區(qū)域時 輸出可以直接連接到輸入管子的柵上 不用插入特別的接口單 元 但是如果這樣設(shè)計 目標電壓域中的所有單元都將重新針對輸入高壓情況下 建庫 對時序進行建模 工作量會很大 如果插入特殊設(shè)計的電平轉(zhuǎn)換單元 電 平轉(zhuǎn)換單元兩邊的電壓域和電平轉(zhuǎn)換單元本身時序模型上各自獨立 這樣有利于 建庫和靜態(tài)時序分析 而由低電壓區(qū)域向高電壓區(qū)域傳遞時 還會有功耗問題 低電壓的驅(qū)動器直接驅(qū)動高電壓管子的柵極 如壓差較大 則會造成負載單元p 管不能完全關(guān)斷 造成較大漏電流 所以 不同電壓域之間需要插入電平轉(zhuǎn)換單 元 常規(guī)設(shè)計里 它只能是單向的 也就是只能是高到低或者是低到高 因此系 統(tǒng)在劃分不同電壓域時 相臨電壓域之間的關(guān)系必須的確定的 也就是一個電壓 域在工作時電壓值只能是永遠高于相臨區(qū)域或者永遠低于相臨區(qū)域 而不能是一 段時間高 一段時間低 現(xiàn)在也有雙向電平轉(zhuǎn)換單元的設(shè)計 用來支持相鄰電壓 域電平關(guān)系不確定的設(shè)計的研究 2 由于芯片各個模塊會工作在多種電壓下 因此在各種電壓下的時序都 要滿足 增加了靜態(tài)時序分析的復(fù)雜度 一方面 插入的電平轉(zhuǎn)換單元會帶來延 遲 在設(shè)計關(guān)鍵路徑和時鐘樹綜合時要充分考慮到這個影響 另一方面 各個模 塊的供電電壓不同 而且在工作中會動態(tài)變化 而不同的電壓值會帶來不同的時 1 3 深亞微米5 0 c 芯片的低功耗物理設(shè)計 序值 那么需要同時對所有可能的電壓情況進行約束 用于綜合 靜態(tài)時序分析 和布局布線 在一個電路實現(xiàn)中要同時滿足各種電壓模式下的時序要求 復(fù)雜度 要增加很多 3 由于增加了電壓域劃分以及電平轉(zhuǎn)換單元等器件 電源網(wǎng)格的布局規(guī) 劃 模塊接口單元的電源布線等需要仔細考慮 4 由于電壓不同 各個模塊的上電和關(guān)電順序也需要仔細設(shè)計 以避免 電路出現(xiàn)死鎖 由于各個模塊由各自電壓源驅(qū)動 各模塊間有一個上電順序的問 題以保證電路正常功能 一般來說c p u 會等待周邊模塊完全上電完成后再啟動 整個上電過程包括上電 p l l 穩(wěn)定 復(fù)位信號完成 一些復(fù)雜情況下 上電完成 后還需要一些握手協(xié)議表示上電完成 而且 各個模塊電壓在工作中還會動態(tài)變 化 要對電壓上升下降的時間進行控制 避免出現(xiàn)過沖現(xiàn)象 否則過高或過低的 異常電壓值可能會造成電路自鎖甚至損壞 這個過程可以用控制信號控制電壓的 啟動 上升過程 最后由于電壓控制一般都是由c p u 控制 因此電壓控制軟件需 要集成在系統(tǒng)軟件中運行 5 板級上要求能夠提供各種不同電壓 增加板級設(shè)計復(fù)雜度 2 4 3 電平轉(zhuǎn)換單元 供電電壓差別很大的電壓域之間的信號交互顯然是需要電平轉(zhuǎn)換單元的 如 果把1 v 電平的信號傳輸?shù)? v 電平的電壓域內(nèi) 1 v 電平不足以開啟p m o s 此時 電平轉(zhuǎn)換單元是必需的 但是同一個芯片內(nèi)除了p a d 不同電壓域的電壓差別不 可能差別巨大 例如0 9 v 的電壓域和1 2 v 的電壓域之間也需要電平轉(zhuǎn)換單元作為 信號接口 這是因為0 9 v 的信號會造成1 2 v 電壓域的門電路內(nèi)部p m o s 和n m o s 同時導(dǎo)通 電流直接從電源經(jīng)過p m o s 和n m o s 流到地 造成短路電流 增大了 功耗 另外 標準單元建庫時會根據(jù)單元的輸入跳變時間和輸出負載來決定延時 單元 的輸入跳變時間是單元所在電壓域內(nèi) 信號電平在電源和地之間轉(zhuǎn)換的時間 不 同電壓域接口處若無電平轉(zhuǎn)換單元 那么單元的輸入跳變時間就不是此單元所 在電壓域內(nèi)的信號電平在電源和地之間轉(zhuǎn)換的時間 這樣使靜態(tài)時序分析變得不 準確 在任意有交互的不同供電電平的電壓域之間 都插入電平轉(zhuǎn)換單元 這樣 1 4 第二章物理設(shè)計中的低功耗技術(shù) 解決了接口處單元的短路電流問題 對電平轉(zhuǎn)換單元建時序庫 解決了端口的時 序分析問題 1 8 所以任意不同電平的電壓域之間都通過電平轉(zhuǎn)換單元進行信號 交互是有必要的 1 非定向電平轉(zhuǎn)化器 兩個不同固定電平的電壓域接口處的電平轉(zhuǎn)換單元只需要具備轉(zhuǎn)高或轉(zhuǎn)低 的單向轉(zhuǎn)換功能即可 如果是兩個非固定電平的電壓域信號之間的交互 由于非 固定電平的電壓域之間電壓差有可能為正 也有可能為負 因此就需要自適應(yīng)調(diào) 節(jié)電平轉(zhuǎn)換方向的電平轉(zhuǎn)換單元 2 高到低電平轉(zhuǎn)換單元 高電壓域內(nèi)的高電平信號驅(qū)動低電壓域的電路 不會出現(xiàn)大的短路功耗之類 的問題 低電壓域內(nèi)的端口處門電路接受高電壓域內(nèi)的高電平信號會造成端口處 時序分析不準確 可以為低電壓域內(nèi)的所有單元重新建庫 使得新庫覆蓋高的電 壓擺幅輸入 另一種解決方式是端口處插入電平轉(zhuǎn)換單元 只要給電平轉(zhuǎn)換單元 建庫即可 如圖2 6 所示 高到低的電平轉(zhuǎn)換單元可以直接由兩個串聯(lián)的反向器 組成即可 兩個反向器都采用低電壓域的電源供電 圖2 6 高到低電平轉(zhuǎn)換單元 f i g u r e 2 6h i g ht ol o wl e v e ls h i t t e r 3 低到高電平轉(zhuǎn)換單元 邏輯信號從低電壓域到高電壓域傳輸 在接口處會造成大的短路電流 并且 降低噪聲容限 對于時鐘樹還會造成大的時鐘偏斜 所以低到高的電平轉(zhuǎn)換單元 在邏輯信號從低電壓域到高電壓域傳輸時是必需的 如圖2 7 顯示了一種低到 高的電平轉(zhuǎn)化器的電路圖 這種結(jié)構(gòu)是低電壓供電的兩個串聯(lián)的反向器驅(qū)動一個 1 5 深亞微米s o c 芯片的低功耗物理設(shè)計 高電壓供電的交叉耦合電路 圖2 7 低到高電平轉(zhuǎn)換單元 f i g u r e 2 7l o wt oh i g hl e v e ls h i f t e r 從電路圖中可以看出低到高的電平轉(zhuǎn)換單元電路復(fù)雜度要大于高到底的電 平轉(zhuǎn)換單元 因此會增加端口延時 會對時序造成影響 2 5 電源門控技術(shù) 電源門控有片外門控和片內(nèi)門控兩種 對于片外門控 例如在s o c 中 某個 模塊可以設(shè)計為由單獨的電源p a d 供電 當這個模塊不需要工作時 可以切斷它 的電源 徹底消除它的功耗 這種關(guān)斷方式響應(yīng)時間最長 捌 片內(nèi)關(guān)斷分為片內(nèi)l d o 關(guān)斷和片內(nèi)m t c m o s 關(guān)斷兩種 對于片內(nèi)l d o 關(guān)斷 例如片內(nèi)某個模塊由l d o 單獨供電 在芯片某個工作模式下可以通過l d o 關(guān)斷 這個模塊的供電 則可以消除它的功耗 對于片內(nèi)m t c m o s 關(guān)斷 就是在常開 區(qū)電源網(wǎng)絡(luò)和關(guān)斷區(qū)電源網(wǎng)絡(luò)之間加入一定數(shù)量的電源門控單元 m t c m o s 控制信號去控制m t c m o s 的開關(guān)來實現(xiàn)關(guān)斷區(qū)的開關(guān) m t c m o s 關(guān)斷可以關(guān)電源也可以關(guān)地 如圖2 8 所示 關(guān)斷模塊的電源與外 部電源之間通過關(guān)斷電路連接 關(guān)斷電路是由分布在關(guān)斷區(qū)外圍的m t c m o s 或 嵌入在關(guān)斷區(qū)內(nèi)部的m t c m o s 組成 關(guān)斷區(qū)的輸出全部加了隔離單元 常開區(qū) 的電源控制邏輯用來控制m t c m o s 開關(guān)電路的開關(guān) 1 6 第二章物理設(shè)計中的低功耗技術(shù) 圖2 8s o c 電源門控示意圖 f i g u r e 2 8b l o c kd i a g r a mo f a ns o cw i t hp o w e r g a t i n g 有一個問題是關(guān)斷模塊的開關(guān)過程中輸出信號的跳變時間會非常大 會導(dǎo)致 常開區(qū)接受此信號的c m o s 電路有長時間的短路電流 另外關(guān)斷區(qū)關(guān)斷之后 常 開區(qū)邊界接受的是不定態(tài)信號 此信號可能就是中間電平值 導(dǎo)致常開區(qū)接受此 信號的c m o s 電路 p m o s 和n m o s 全部開啟 造成短路電流 另外常開區(qū)邊界 的輸入c m o s 電路的柵電容可能被芯片內(nèi)噪聲充放電 造成錯誤的邏輯值傳輸下 去 為了避免以上不利因素 在關(guān)斷區(qū)的輸出端插入隔離單元 隔離單元的的設(shè) 計使得隔離單元不會造成大的短路電流 且隔離單元的輸出為定值 2 2 1 2 5 1 細調(diào)電源門控和粗調(diào)電源門控 電源門控可以分為細調(diào)門控和粗調(diào)門控兩種 對于細調(diào)門控 電源開關(guān)內(nèi)置 于標準單元的內(nèi)部 為了保證標準單元驅(qū)動電流足夠大 那么開關(guān)管尺寸就必須 足夠大 以滿足性能要求 這樣內(nèi)置開關(guān)管的標準單元面積要大于沒有內(nèi)置開關(guān) 管的標準單元面積 如圖2 9 示意了一個帶開關(guān)管的與門 細調(diào)門控的好處是電 壓降低 且由于開關(guān)管內(nèi)置于標準單元內(nèi)部 開關(guān)行為的功耗建模和時序建模方 便 相比于粗調(diào)電源門控 細調(diào)門控可以沿用傳統(tǒng)后端物理實現(xiàn)方式 1 7 深亞微米s o c 芯片的低功耗物理設(shè)計 圖2 9 帶上拉的細調(diào)與門 f i g u r e 2 9f i n eg r a ma n dg a t ew i t hp u l l u p 對于粗調(diào)電源門控 關(guān)斷區(qū)電源或地由一批開關(guān)單元 m t c m o s 控制 粗調(diào)電源門控要大大復(fù)雜于細調(diào)電源門控 但是粗調(diào)電源門控相比細調(diào)電源門控 要節(jié)省面積 電源門控有一個很重要的問題就是關(guān)斷區(qū)打開時的過沖電流問題 大的過沖 電流會造成常開區(qū)電源網(wǎng)絡(luò)上有短時間的大的電壓降 大的電壓降造成晶體管的 輸出邏輯值發(fā)生變化 最終造成功能錯誤 2 5 2 隔離單元 s o c 設(shè)計中采用電源門控的模塊 在門控開啟一個模塊的過程中或關(guān)斷一個 模塊的過程中此模塊的輸出是緩慢變化的 這樣導(dǎo)致這些輸出信號會有一段很長 的時間處于閾值電壓附近 從而使得在與這些輸出信號相連的常開邏輯模塊的輸 入端口處產(chǎn)生很大的m o s 管開啟電流 2 1 1 為了防止這些開啟電流的出現(xiàn) 最基 本的方法就是將這些輸出信號鉗位到一個特定的合法的值 隔離單元的一個作用就是防止關(guān)斷模塊的輸出端口在關(guān)斷模塊開啟過程 關(guān) 斷過程和關(guān)斷后不要對相連的上電