半導體器件物理II必背公式+考點摘要

1、半二復習筆記1.1 MOS結構1. 費米勢：禁帶中心能級(EFi)與費米能級(EF)之差的電勢表示2. 表面勢：半導體表面電勢與體內(nèi)電勢之差，體內(nèi)EFi和表面EFi之差的電勢表示3. 金半功函數(shù)差4. P溝道閾值電壓注意faifn是個負值1.3 MOS原理1. MOSFET非飽和區(qū)IV公式2. 跨導定義：VDS一定時，漏電流ID隨VGS變化率，反映了VGS 對ID 的控制能力3. 提高飽和區(qū)跨導途徑4.襯底偏置電壓VSB0，其影響5. 背柵定義：襯底能起到柵極的作用。VSB變化，使耗盡層寬度變化，耗盡層電荷變化；若VGS不變，則反型溝道電荷變化，漏電流變化1.4 頻率特性1. MOSFET頻率

2、限制因素：溝道載流子的溝道運輸時間（通常不是主要的限制因素） 柵電容充放電需要時間2. 截止頻率：器件電流增益為1時的頻率 高頻等效模型如下： 柵極總電容CG看題目所給條件。若為理想，CgdT為0，CgsT約等于Cox，即CG=Cox；非理想情況即柵源、柵漏之間有交疊，產(chǎn)生寄生電容：CgdT的L為交疊部分長度 CgsT的L為L+交疊部分長度（CgsT=Cgs+Cgsp）。3. 提高截止頻率途徑1.5 CMOS1.開關特性2.閂鎖效應過程2.1 非理想效應1. MOSFET亞閾特性 亞閾值電流：弱反型態(tài)：勢壘較低電子有一定幾率越過勢壘形成亞閾值電流 關系式： 注：若VDS4（kT/e），最后括號

3、部分1，IDsub近似與VDS無關 亞閾值擺幅S：漏電流減小一個數(shù)量級所需的柵壓變化量，S是量化MOS管能否隨柵壓快速關斷的參數(shù)。 快速關斷：電流降低到Ioff所需VGS變化量小。因此S越小越好 亞閾特性的影響：開關特性變差：VGS=0時不能理想關斷；靜態(tài)功耗增加 措施：提高關斷/待機狀態(tài)下器件的閾值電壓VT（如通過襯底和源之間加反偏壓，使VT增加）、減小亞閾值擺幅2. 溝長調(diào)制效應（VDSID） 機理理想長溝：LL，導電溝道區(qū)的等效電阻近似不變，飽和區(qū)電流飽和；實際器件(短溝)：L L ，導電溝道區(qū)的等效電阻減小，ID增加, 夾斷區(qū)長度 修正后的漏源電流 影響因素襯底摻雜濃度N 越小L的絕對

4、值越大溝道長度調(diào)制效應越顯著；溝道長度L越小 L的相對值越大溝道長度調(diào)制效應越顯著3. 遷移率變化 概念：MOSFET載流子的遷移率理想情況下：近似為常數(shù)；實際受溝道內(nèi)電場的影響，遷移率非常數(shù)。VGS垂直電場漂移運動的電子更接近于氧化層和半導體的界面表面散射增強，載流子的表面遷移率下降 影響：漏電流、跨導隨柵壓增加而增加的趨勢減緩4. 速度飽和 概念：E較低時，為常數(shù)，半導體載流子漂移速度v與溝道方向電場E正比；E較高時，達到一臨界電場EC時，載流子漂移速度v將達到飽和速度vSat，使載流子的下降 影響：使電流飽和原因： 易發(fā)生情況：短溝器件，U大L小，E大，易達到飽和Ec 考慮速度飽和后的飽

5、和漏源電流 跨導：與偏壓、溝長無關 截止頻率：與偏壓無關5. 彈道輸運 特點： 溝道長度L0.1m，大于散射平均自由程；載流子從源到漏運動需經(jīng)過多次散射；因經(jīng)歷多次散射，載流子運動速度用平均漂移速度表征2.2 按比例縮小按比例縮小的參數(shù)：器件尺寸參數(shù)（L，tox，W，xj）：k倍摻雜濃度（Na，Nd）：1/k倍電壓V：k倍電場E： 1倍耗盡區(qū)寬度Xd： k倍電阻R（與L/W成正比）：1倍; 總柵電容（與WL/tox成正比）: k倍漏電流I（與WV/L成正比): k倍2.3 閾值電壓調(diào)整1. 短溝道效應（LVT） 概念：隨著溝長L變短，柵壓VG可控空間電荷區(qū)僅僅為下方梯形可控耗盡層電荷占耗盡層越

6、來越少使得可控Qsd變小，VT下降 影響因素：a.L VTN b.Na VTN c. VDS0 漏襯n+p反偏壓 Qsd VTN d. VSB VTN（VT絕對值更大，使VT整體減?。?. 窄溝道效應（WVT） 概念：表面耗盡層在寬度方向將存在橫向展寬現(xiàn)象VGS作用下要產(chǎn)生中間矩形和兩側的耗盡層電荷W越小，相同偏壓VG下能用來控制下方矩形部分的電壓V越少VT隨W的而增大3. 離子注入調(diào)整 原理：通過離子注入技術向溝道區(qū)注入雜質a.p型襯底表面注入受主雜質（如B）半導體表面凈摻雜濃度Na /QSDmax/表面更難以反型VTb. p型襯底表面注入施主雜質（如P）半導體表面凈摻雜濃度Na /QSDm

7、ax/表面更容易反型VT 離子注入關系 P型襯底加入受主雜質： 2.4 擊穿特性1. 柵氧化層擊穿 概念：VGS 氧化層電場強度Eox臨界電場強度EB，氧化層發(fā)生介電擊穿，柵襯短路，柵電流產(chǎn)生 影響因素：靜電使柵兩側出現(xiàn)電荷積累，易產(chǎn)生強電場使之擊穿 措施：a.設計和使用做好防靜電措施 b.進行電路設計2. 漏襯pn結雪崩擊穿（溝道未形成） 概念：結反偏壓VDS大到一臨界值BVDS ，發(fā)生雪崩擊穿 雪崩擊穿：載流子從大E獲得大能量，與晶格原子碰撞 共價鍵斷裂，產(chǎn)生電子空穴對 產(chǎn)生的電子空穴也會從E獲得能量，繼續(xù)碰撞產(chǎn)生大量的電子被漏極收集（加入ID），發(fā)生擊穿，產(chǎn)生的空穴注入襯底（產(chǎn)生Isub

8、） 影響因素：a.擊穿電壓BVnp，其為輕摻雜側摻雜濃度Na的函數(shù) b. MOSFET漏襯PN結的BVDSVT） 概念：發(fā)自S端的載流子，形成電流IS, 進入溝道區(qū)，受溝道E的加速在D端附近發(fā)生雪崩倍增產(chǎn)生的電子被漏極收集（加入ID），產(chǎn)生的空穴注入襯底（產(chǎn)生Isub） 影響因素：a. VDS越大，E越強，越容易誘發(fā)倍增 b. VGS越大，溝道載流子數(shù)越多，倍增越快，BVDS越小4. 寄生晶體管擊穿（雪崩擊穿正反饋） 概念前提：MOSFET存在寄生的雙極型晶體管雪崩擊穿存在襯底電流Isub，同時Rsub不為零寄生晶體管基極電勢增高，使源襯結正偏電子由重摻源區(qū)擴散至襯底，一部分電子加入ID使ID

9、雪崩擊穿加?。ㄕ答仯?易發(fā)生情況：短溝高阻襯底的MOSFET a.短溝，基區(qū)較窄，注入溝道區(qū)的電子易被漏極收集，同時漏結附近的E較強，倍增效應強 b.高阻，Rsub大 措施：重摻襯底5. 源漏穿通效應（短溝器件） 概念：漏襯結的空間電荷區(qū)擴展至和源襯結空間電荷區(qū)相接導致源端和源漏之間半導體的勢壘高度降低電子跨越勢壘高度由源區(qū)注入到源漏之間半導體區(qū)的幾率增加 影響：a. VGS=0時，源和溝道區(qū)勢壘高度被拉更低源區(qū)電子注入到溝道區(qū)數(shù)量增多亞閾值電流增加 b. VDS源和溝道區(qū)勢壘高度降低ID指數(shù)柵壓控制器件ID 能力下降 易發(fā)生情況：短溝高阻襯底的MOSFET 措施：增大柵氧下方會發(fā)生穿通效應

10、的襯底濃度NB、增大VSB6. LDD結構的MOSFET 定義：輕摻雜漏結構（Lightly Doped Drain） 概念：在溝道的漏端及源端增加低摻雜區(qū)，降低溝道端口處的摻雜濃度及摻雜濃度的分布梯度 作用：降低溝道中漏附近的電場，提高器件的擊穿電壓2.5 輻射效應與熱載流子效應1. 輻射效應 概念：x射線、射線等離化輻射將SiO2中的電子-空穴對打開，同時產(chǎn)生自由電子和自由空穴 影響： a.產(chǎn)生氧化層電荷 b.產(chǎn)生界面態(tài) c. 輻射總劑量越大，曲線斜率小，亞閾值擺幅增大2. 熱載流子效應 熱載流子定義：熱載流子有效溫度Te高，若環(huán)境溫度為T，則平均能量（kTe）大于晶格能量（kT）的載流子

11、。MOSFET的熱載流子，從VDS產(chǎn)生的E獲得能量 影響 a.熱載流子（能量高）越過Si-SiO2界面勢壘注入到SiO2層中被氧化層陷阱俘獲，氧化層電荷變化 b.熱載流子越過界面，會打開Si-O鍵，產(chǎn)生界面態(tài)，使界面陷阱電荷變化 c.表面散射增強，使遷移率下降 d.被柵極收集，形成柵電流 特點：是連續(xù)過程、易發(fā)生于短溝器件 措施：采用輕摻雜漏結構（LDD） 原因：漏區(qū)摻雜濃度較低且分布梯度較緩，電力線不易集中，溝道中漏附近的電場降低；減緩熱載流子的產(chǎn)生；減緩雪崩擊穿效應，寄生雙極晶體管擊穿效應 3.1 JFET場效應管與MESFET1. MESFET基本結構 2. 肖特基二極管特點 反向飽和電流數(shù)量級更高 多子器件，無擴散電容無少子存儲效應，開關特性好3.2 JFET理想直流特性1. 內(nèi)建夾斷電壓Vp0：溝道夾斷時柵結總壓降, Vp002. 夾斷電壓Vp：溝道夾斷時的柵源電壓，根據(jù)溝道類型可正可負3. 直流特性 近似公式：，IDSS為VGS=0時的溝道漏電流 閾電流：，為JFET在VGS,Vbi均為0時的最大漏電流，無空間電荷區(qū)注意上式和Nd有關，即漏電流與摻雜濃度成正相關；因此跨導gm也與摻雜濃度正相關3.3 JFET等效電路和頻率限制1. 提高fT的方法 減小柵長 降低柵電容 增加跨導 提高遷移率2. 二維電子氣：2DEG指在兩個方向上可以自由運動，而在第三個方向上的運動受到