《 FPGA應(yīng)用技術(shù)及實踐 》 綜合測試題7_第1頁
《 FPGA應(yīng)用技術(shù)及實踐 》 綜合測試題7_第2頁
《 FPGA應(yīng)用技術(shù)及實踐 》 綜合測試題7_第3頁
《 FPGA應(yīng)用技術(shù)及實踐 》 綜合測試題7_第4頁
《 FPGA應(yīng)用技術(shù)及實踐 》 綜合測試題7_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

綜合試題七A.設(shè)計輸入B.設(shè)計處理C.功能仿真D.時序仿真A.圖形編輯B.文本編輯C.符號編輯D.波形A.CreatedefaultsymbolB.SimC.CompilerD.TimingA.IEEEB.STDC.WORKD.PACKA.4h_addeB.hadde_C.hadderD.haA.=:B.=C.:=D.<=A.IFB.THENC.ANDDA.整型B.實型C.整型或?qū)嵭虳.任意A.INB.OUTC.INOUTD.BUF PORT(in0,in1,sel:INSTD02USEIEEE.STD_LO06dout:OUTST02USEIEEE.STD_LO03USEIEEE.STD_LOGIC_05PORT(CLR:I07LED7S:OUTSTD_LOGIC_VECTOR(610SIGNALTMP:STD_L20OUTLED23242526272829WHEN"0110"=>"1111101";3031WHEN"1000"=>"1111111";32錯誤為賦值符”:=”應(yīng)改為“<=”,該程序?qū)崿F(xiàn)根據(jù)時鐘上升沿將輸入4Useieee.std_logic_unsigned.aEntityjjisPort（a:instd_logic_vector(4downto0);Endjj;ArchitectureoneofjjisSignalb:std_logic_vectorIfb(i)=1thenEndif;ifc>2theny<=1;endif;useieee.std_logic_1port(data0,data1,data2,data3:instd_logic;archirtecturebehavofsel4isbeginprocess(sel)beginifsel=“00”thenresult<=data0;elsifsel=“01”thenresult<=data1;elsifsel=“10”thenresult<=data2;elsifsel=“11”thenresult<=datauseieee.std_logic_1port(data0,data1,data2,data3:instd_logic;archirtecturebehavofsel4isbeginprocess(sel)beginwh

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論