【MOOC】現(xiàn)代數(shù)字電子技術(shù)基礎(chǔ)-杭州電子科技大學(xué) 中國(guó)大學(xué)慕課MOOC答案

【MOOC】現(xiàn)代數(shù)字電子技術(shù)基礎(chǔ)-杭州電子科技大學(xué)中國(guó)大學(xué)慕課MOOC答案測(cè)驗(yàn)1、【單選題】數(shù)字信號(hào)的特點(diǎn)是在（）和（）上都是（）變化的。本題答案：【幅度，時(shí)間，不連續(xù)】測(cè)驗(yàn)1、【單選題】對(duì)160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要（）位二進(jìn)制數(shù)。本題答案：【8】測(cè)驗(yàn)1、【單選題】十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)一般采用（）本題答案：【除2取余法】測(cè)驗(yàn)11、【單選題】100001100001是8421BCD碼，其十進(jìn)制為()。本題答案：【861】測(cè)驗(yàn)21、【單選題】寫出二進(jìn)制真值-0.1101001的原碼、反碼和補(bǔ)碼（）本題答案：【1.1101001,1.0010110,1.0010111】第1講單元測(cè)驗(yàn)1、【單選題】十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)一般采用（）本題答案：【除2反序取余法#除2反序取余法】2、【單選題】把下列4個(gè)不同數(shù)制的數(shù)按從小到大的次序排列。(376.125)D、(110000)B、(17A)H、(67)O本題答案：【(17A)H(376.125)D(67)O(110000)B#(17A)H(376.125)D(67)O(110000)B】3、【單選題】十進(jìn)制轉(zhuǎn)8421和余3，寫出9536D的8421BCD碼和余3碼。本題答案：【1001010100110110,1100100001101001#1001010100110110,1100100001101001】4、【單選題】求真值及補(bǔ)碼：求[X]原=1.1101的真值和補(bǔ)碼；求[X]反=0.1111的補(bǔ)碼。本題答案：【-0.1101；1.0011；0.1111#-0.1101；1.0011；0.1111】5、【單選題】8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值。本題答案：【8#8】6、【單選題】下列哪些信號(hào)屬于數(shù)字信號(hào)（）。本題答案：【時(shí)鐘脈沖信號(hào)#時(shí)鐘脈沖信號(hào)】7、【單選題】將十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)一般采用（）本題答案：【乘2順序取整法#乘2順序取整法】8、【單選題】二進(jìn)制數(shù)1011.0101轉(zhuǎn)換成十進(jìn)制數(shù)為：本題答案：【(11.3125)D#(11.3125)10】9、【單選題】將二進(jìn)制數(shù)1011.0101轉(zhuǎn)換成十六進(jìn)制數(shù)為：本題答案：【(B.5)H#(B.5)16】10、【單選題】十進(jìn)制數(shù)78.25轉(zhuǎn)換成8421BCD碼為：本題答案：【(01111000.00100101)8421BCD#(01111000.00100101)8421BCD】11、【單選題】已知格雷碼為1000，其對(duì)應(yīng)的二進(jìn)制碼為：本題答案：【(1111)B#(1111)2】12、【單選題】已知十進(jìn)制數(shù)為92，其對(duì)應(yīng)的余3碼為：本題答案：【(11000101)余3碼#(11000101)余3碼】13、【單選題】將二進(jìn)制數(shù)1100110轉(zhuǎn)換成格雷碼為：本題答案：【1010101#1010101】14、【單選題】數(shù)據(jù)-1010110的原碼、反碼和補(bǔ)碼為：本題答案：【110101101010100110101010#110101101010100110101010】15、【判斷題】在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語音信號(hào)不是數(shù)字信號(hào)。（）本題答案：【正確】16、【判斷題】邏輯變量的取值，１比０大。（）本題答案：【錯(cuò)誤】17、【判斷題】對(duì)于十進(jìn)制純小數(shù)，求它的二進(jìn)制表示可以采用“除2取余”法。（）本題答案：【錯(cuò)誤】18、【判斷題】“0”的補(bǔ)碼只有一種形式。（）本題答案：【正確】19、【判斷題】原碼和補(bǔ)碼均可實(shí)現(xiàn)將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。（）本題答案：【錯(cuò)誤】20、【判斷題】格雷碼中任意兩個(gè)相鄰數(shù)的代碼只有一位碼元不同本題答案：【正確】測(cè)驗(yàn)1、【判斷題】已知X+Y=X+Z成立，那么Y=Z。（）本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【判斷題】若兩個(gè)函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)未必相等。（）本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【單選題】函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為()。本題答案：【F(A,B,C)=∑m（3，5，6，7）；】2、【單選題】標(biāo)準(zhǔn)或-與式是由（）構(gòu)成的邏輯表達(dá)式。本題答案：【最大項(xiàng)相與】測(cè)驗(yàn)1、【多選題】下列說法正確的是（）本題答案：【公式法化簡(jiǎn)是利用邏輯代數(shù)中的公式和定理進(jìn)行化簡(jiǎn)#公式法化簡(jiǎn)方法不唯一，結(jié)果也不唯一#公式法化簡(jiǎn)有一定技巧#并項(xiàng)化簡(jiǎn)法是利用公式A+A~=1，將兩項(xiàng)合并成一項(xiàng)】測(cè)驗(yàn)1、【單選題】下列幾種說法中錯(cuò)誤的是（）本題答案：【卡諾圖中1的個(gè)數(shù)和0的個(gè)數(shù)相同】2、【單選題】某函數(shù)卡諾圖中有4個(gè)“1”幾何相鄰，合并成一項(xiàng)，可消去（）個(gè)變量。本題答案：【2】3、【判斷題】無關(guān)項(xiàng)既可以包含在函數(shù)式中，也可以不包含在函數(shù)式中。本題答案：【正確】第2講單元測(cè)驗(yàn)1、【單選題】邏輯等式三個(gè)規(guī)則分別是、、。本題答案：【代入、對(duì)偶、反演#代入、對(duì)偶、反演】2、【單選題】邏輯代數(shù)又稱布爾代數(shù)?；镜倪壿嬯P(guān)系有()、()、()三種。本題答案：【與,或,非#與,或,非】3、【單選題】要表達(dá)一個(gè)邏輯函數(shù)常見的方法有()。本題答案：【其它都可以#其它都可以】4、【單選題】F(A,B,C)的兩個(gè)最小項(xiàng)之積=()。本題答案：【0#0】5、【單選題】n個(gè)變量,有多少個(gè)最小項(xiàng)()本題答案：【#】6、【單選題】邏輯表達(dá)式A+BC=()本題答案：【(A+B)(A+C)#(A+B)(A+C)】7、【單選題】邏輯函數(shù)的最小項(xiàng)之和表達(dá)式為()本題答案：【Sm(0,1,3,7)#Sm(0,1,3,7)】8、【單選題】三變量邏輯函數(shù)F(A,B,C)=A+BC的最小項(xiàng)表示中不含下列哪項(xiàng)()。本題答案：【m2#m2】9、【單選題】標(biāo)準(zhǔn)或-與式是由()構(gòu)成的邏輯表達(dá)式。本題答案：【最大項(xiàng)相與#最大項(xiàng)相與】10、【單選題】邏輯函數(shù)化簡(jiǎn)的方法主要有化簡(jiǎn)法和化簡(jiǎn)法。本題答案：【公式法、卡諾圖法#公式法、卡諾圖法】11、【單選題】邏輯函數(shù)Y=A+AB+C+ACDEF的最簡(jiǎn)與或式為()本題答案：【Y=A+C#Y=A+C】12、【單選題】已知,下列結(jié)果正確的是()本題答案：【Y=1#Y=1】13、【單選題】下列幾種說法中錯(cuò)誤的是()本題答案：【卡諾圖中1的個(gè)數(shù)和0的個(gè)數(shù)相同。#卡諾圖中1的個(gè)數(shù)和0的個(gè)數(shù)相同?！?4、【單選題】卡諾圖上變量的取值順序是采用()的形式,以便能夠用幾何上的相鄰關(guān)系表示邏輯上的相鄰。本題答案：【循環(huán)碼#循環(huán)碼】15、【單選題】某函數(shù)卡諾圖中有4個(gè)“1”幾何相鄰,合并成一項(xiàng),可消去()個(gè)變量。本題答案：【2#2】16、【判斷題】若兩個(gè)函數(shù)相等,則它們的真值表一定相同;反之,若兩個(gè)函數(shù)的真值表完全相同,則這兩個(gè)函數(shù)未必相等。本題答案：【錯(cuò)誤】17、【判斷題】對(duì)任意一個(gè)最小項(xiàng),只有一組變量取值使得它的值為1.本題答案：【正確】18、【判斷題】在邏輯函數(shù)表達(dá)式中,如果一個(gè)乘積項(xiàng)包含的輸入變量最少,那么該乘積項(xiàng)叫做最小項(xiàng)。本題答案：【錯(cuò)誤】19、【判斷題】邏輯函數(shù)的卡諾圖中,相鄰最小項(xiàng)可以合并。本題答案：【正確】20、【判斷題】約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合,用卡諾圖化簡(jiǎn)時(shí),可將約束項(xiàng)當(dāng)作1,也可當(dāng)作0。本題答案：【正確】測(cè)驗(yàn)1、【單選題】不具有多個(gè)輸入端和一個(gè)輸出端的基本邏輯門是（）本題答案：【非門】測(cè)試1、【單選題】“異或”邏輯與以下哪種邏輯是非的關(guān)系()。本題答案：【“同或”邏輯】測(cè)驗(yàn)1、【判斷題】CMOS門電路的輸入端在使用中不允許懸空。（）本題答案：【正確】測(cè)驗(yàn)1、【單選題】和TTL電路相比，CMOS電路最突出的優(yōu)點(diǎn)在于（）本題答案：【功耗低】2、【單選題】CMOS門電路的扇出系數(shù)比TTL門電路()。本題答案：【大得多】第3講單元測(cè)驗(yàn)1、【單選題】下面哪項(xiàng)不是三態(tài)門的主要用途（）本題答案：【輸出端并聯(lián)輸出#電平轉(zhuǎn)換#輸出端并聯(lián)輸出】2、【單選題】下列門電路屬于雙極型的是（）本題答案：【OC門#OC門】3、【單選題】和TTL電路相比，CMOS電路最突出的優(yōu)點(diǎn)在于（）本題答案：【功耗低#功耗低】4、【單選題】不同結(jié)構(gòu)的門電路連接時(shí)需要考慮匹配問題。當(dāng)TTL驅(qū)動(dòng)CMOS電路時(shí)，主要需要考慮的匹配是（）。本題答案：【電壓匹配#電壓匹配】5、【單選題】試選擇下圖門電路的輸出為本題答案：【高電平#高電平】6、【單選題】試選擇下圖TTL門電路的輸出狀態(tài)H、懸空本題答案：【高電平#高電平】7、【單選題】試選擇下圖門電路的輸出狀態(tài)H、懸空本題答案：【高電平#高電平】8、【單選題】試選擇下圖門電路的輸出狀態(tài)H、懸空本題答案：【高電平#高電平】9、【單選題】試選擇下圖門電路的輸出H、10V本題答案：【高阻態(tài)】10、【單選題】試選擇下圖門電路的輸出H、10V本題答案：【高阻態(tài)】11、【單選題】試選擇下圖TTL門電路的輸出狀態(tài)H、懸空本題答案：【高電平#高電平】12、【多選題】TTL與非門多余的輸入端可以接（）本題答案：【高電平#懸空#與有效輸入端接在一起】13、【多選題】三態(tài)門的輸出狀態(tài)有（）。本題答案：【高電平#低電平#高阻態(tài)】14、【判斷題】在與門電路后面加上非門，就構(gòu)成了與非門電路。本題答案：【正確】15、【判斷題】CMOS門電路的輸入端在使用中不允許懸空。本題答案：【正確】16、【判斷題】與門、或門和非門都具有多個(gè)輸入端和一個(gè)輸出端。本題答案：【錯(cuò)誤】17、【判斷題】TTL與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入高電平。本題答案：【正確】18、【判斷題】門電路的扇出系數(shù)越大，可驅(qū)動(dòng)的負(fù)載越少。本題答案：【錯(cuò)誤】19、【判斷題】CMOS集成電路的功耗與電源電壓有關(guān)，與工作頻率無關(guān)。本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【單選題】組合邏輯電路（）本題答案：【沒有記憶功能】測(cè)驗(yàn)1、【判斷題】組合邏輯電路分析的目的是了解組合邏輯電路的功能。()本題答案：【正確】2、【判斷題】進(jìn)行組合邏輯電路設(shè)計(jì)時(shí)，“最小化”電路未必是“最佳電路”，還應(yīng)從經(jīng)濟(jì)指標(biāo)、速度和功耗等多個(gè)指標(biāo)綜合考慮。（）本題答案：【正確】測(cè)驗(yàn)1、【單選題】對(duì)于8線—3線編碼器，下面說法正確的是（）本題答案：【有8根輸入線，3根輸出線】2、【單選題】8線—3線優(yōu)先編碼器的輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（）。本題答案：【000】測(cè)驗(yàn)1、【單選題】3線-8線譯碼電路是（）譯碼器本題答案：【三位二進(jìn)制】2、【單選題】已知74LS138譯碼器的輸入三個(gè)使能端（G1=1，G2AN=G2BN=0）時(shí)，輸入端CBA=011，則輸出Y7～Y0是()本題答案：【11110111】3、【單選題】七段共陰極顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)為abcdefg=1011011時(shí)，譯碼器輸入狀態(tài)（8421BCD碼）應(yīng)為()本題答案：【0101】測(cè)驗(yàn)1、【單選題】一個(gè)8選1數(shù)據(jù)選擇器，其地址輸入端（選擇控制輸入端）的個(gè)數(shù)應(yīng)是()本題答案：【3】2、【單選題】1路—4路數(shù)據(jù)分配器有（）本題答案：【一個(gè)數(shù)據(jù)輸入端，兩個(gè)選擇控制端，四個(gè)數(shù)據(jù)輸出端】測(cè)驗(yàn)1、【單選題】全加器的邏輯功能是（）本題答案：【兩個(gè)同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加】測(cè)驗(yàn)1、【單選題】對(duì)于兩個(gè)4位二進(jìn)制數(shù)A（A3A2A1A0）、B（B3B2B1B0），下面說法正確的是（）本題答案：【如果A3＞B3，則A＞B】測(cè)驗(yàn)1、【單選題】PLD的基本結(jié)構(gòu)是由（）和（），再加上（）電路組成的本題答案：【與門陣列或門陣列輸入輸出】測(cè)驗(yàn)1、【判斷題】對(duì)組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)可以通過電路重新進(jìn)行邏輯設(shè)計(jì)來消除。本題答案：【正確】第4講單元測(cè)驗(yàn)1、【單選題】組合邏輯電路的輸出取決于（）本題答案：【輸入信號(hào)的現(xiàn)態(tài)#輸入信號(hào)的現(xiàn)態(tài)】2、【單選題】半加器的邏輯功能是（）本題答案：【兩個(gè)同位的二進(jìn)制數(shù)相加#兩個(gè)同位的二進(jìn)制數(shù)相加】3、【單選題】對(duì)于8421BCD碼優(yōu)先編碼器，下面說法正確的是（）本題答案：【有10根輸入線，4根輸出線#有10根輸入線，4根輸出線】4、【單選題】8線—3線優(yōu)先編碼器的輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出本題答案：【000#000】5、【單選題】已知某電路的真值表如下，該電路的邏輯表達(dá)式為()。本題答案：【Y=AB+C#Y=AB+C】6、【單選題】引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是（）本題答案：【電路延時(shí)#電路延時(shí)】7、【單選題】八選一數(shù)據(jù)選擇器74151組成的電路如圖1-3所示，則輸出函數(shù)為（）本題答案：【】8、【單選題】74LS148電路圖如下所示，它的輸出從上到下，應(yīng)該是（）本題答案：【11111#11111】9、【單選題】能實(shí)現(xiàn)并-串轉(zhuǎn)換的是（）本題答案：【數(shù)據(jù)選擇器#數(shù)據(jù)選擇器】10、【單選題】若要設(shè)計(jì)一個(gè)8位數(shù)值比較器，需要的數(shù)據(jù)輸入和輸出信號(hào)位數(shù)分別是（）本題答案：【16，3#16，3】11、【單選題】下面邏輯函數(shù)式和Y=AB+AC表示同樣功能的是（）本題答案：【##】12、【多選題】關(guān)于PROM和PAL的結(jié)構(gòu)，以下敘述正確的是（）本題答案：【PROM的與陣列固定，不可編程#PAL的與陣列可編程#PAL的與陣列可編程】13、【多選題】在下列邏輯部件中，屬于組合邏輯部件的是（）本題答案：【譯碼器#編碼器#全加器】14、【多選題】下面邏輯門輸出允許用線直接相連的有（）本題答案：【OC門#OD門#三態(tài)門】15、【判斷題】組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。（）本題答案：【正確】16、【判斷題】能將一個(gè)數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路，稱為數(shù)據(jù)選擇器。（）本題答案：【錯(cuò)誤】17、【判斷題】用PLA實(shí)現(xiàn)邏輯函數(shù)時(shí)，首先將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與或式。（）本題答案：【正確】18、【判斷題】用PLD可以實(shí)現(xiàn)任何組合邏輯函數(shù)，PLD配合觸發(fā)器可實(shí)現(xiàn)任何時(shí)序邏輯電路。（）本題答案：【正確】19、【判斷題】顯示譯碼器只有一種，是發(fā)光二極管顯示器（LED）。（）本題答案：【錯(cuò)誤】20、【判斷題】為了防止邏輯門損壞，所有邏輯門的輸出都不允許用線直接相連。（）本題答案：【錯(cuò)誤】21、【判斷題】與非門加上適當(dāng)?shù)倪B線可以實(shí)現(xiàn)與、或、非的功能。（）本題答案：【正確】22、【判斷題】競(jìng)爭(zhēng)冒險(xiǎn)是指組合邏輯電路中，當(dāng)輸入信號(hào)改變時(shí)，輸出端可能出現(xiàn)的瞬間干擾窄脈沖。（）本題答案：【正確】測(cè)驗(yàn)1、【單選題】在創(chuàng)建的元件符號(hào)中輸出端DOUT［2..0］表示輸出有（）根線。本題答案：【3】2、【單選題】數(shù)字去抖動(dòng)電路中，當(dāng)信號(hào)被串入電路后，能在輸出端輸出脈沖信號(hào)的條件是，必須在4個(gè)D觸發(fā)器的輸出端Q同時(shí)為（），最終才能輸出高電平。本題答案：【高電平】3、【單選題】數(shù)字延時(shí)電路是由（）觸發(fā)器組成的。本題答案：【D】4、【單選題】在引腳鎖定完成以后，下一步進(jìn)行的是（）本題答案：【編譯】測(cè)驗(yàn)1、【單選題】在引腳鎖定完成以后，下一步進(jìn)行的是（）本題答案：【編譯】測(cè)驗(yàn)1、【單選題】邏輯電路原理圖錄入以后，下一步進(jìn)行的是（）。本題答案：【編譯】第5講單元測(cè)驗(yàn)1、【單選題】下列PLD設(shè)計(jì)開發(fā)流程正確的是()本題答案：【設(shè)計(jì)輸入-綜合-適配-仿真-硬件測(cè)試#設(shè)計(jì)輸入-綜合-適配-仿真-硬件測(cè)試】2、【單選題】下列哪些不是verilogHDL的關(guān)鍵字(）H、Default本題答案：【entity#entity】3、【單選題】下列哪種表示十進(jìn)制數(shù)11的方法是錯(cuò)誤的（）本題答案：【2'd11#1'HB#2'o13】4、【單選題】P，Q，R都是4bit的輸入矢量，下面哪一種表達(dá)形式是正確的（）本題答案：【input[3:0]P,Q,R#input[3:0]P,Q,R】5、【單選題】下列哪些文件不能是用戶自己生成的（）本題答案：【.sof文件#.sof文件】6、【判斷題】在QuartusII中，所有的設(shè)計(jì)文件都應(yīng)該放在某個(gè)工程中。本題答案：【正確】7、【判斷題】對(duì)輸入的邏輯描述進(jìn)行邏輯綜合、生成網(wǎng)表文件的過程叫適配。本題答案：【錯(cuò)誤】8、【判斷題】向量可以整體賦值，也可以單獨(dú)賦值本題答案：【正確】9、【判斷題】仿真分功能仿真、時(shí)序仿真兩種本題答案：【正確】10、【判斷題】矢量表述Y[7..0]和Y[0..7]，僅為變量的順序變了。本題答案：【正確】11、【判斷題】模塊名和模塊所在的文件名是彼此獨(dú)立的本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【判斷題】觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是現(xiàn)態(tài)，一個(gè)是次態(tài)。（）本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【單選題】對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（）。本題答案：【RS=X0】2、【單選題】主從RS觸發(fā)器的特性方程是（）。本題答案：【】3、【判斷題】基本RS觸發(fā)器具有“不定”問題。（）本題答案：【正確】4、【判斷題】觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等五種方式描述。（）本題答案：【正確】測(cè)驗(yàn)1、【單選題】為避免一次翻轉(zhuǎn)現(xiàn)象，應(yīng)采用（）觸發(fā)器。本題答案：【邊沿】測(cè)驗(yàn)1、【單選題】要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（）。本題答案：【JK=11】測(cè)驗(yàn)1、【單選題】將D觸發(fā)器的D端與Q非端直接相連時(shí)，D觸發(fā)器可轉(zhuǎn)換成觸發(fā)器。（）本題答案：【T’】第6講單元測(cè)驗(yàn)1、【單選題】對(duì)于觸發(fā)器和組合邏輯電路，以下（）的說法是正確的。本題答案：【只有觸發(fā)器有記憶能力#只有觸發(fā)器有記憶能力】2、【單選題】將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是（）本題答案：【同或門#同或門】3、【單選題】已知某觸發(fā)的特性表如下（AB為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為（）。本題答案：【】4、【單選題】邊沿控制型觸發(fā)器的觸發(fā)方式為（）本題答案：【可以是上升沿觸發(fā)，也可以是下降沿觸發(fā)#可以是上升沿觸發(fā)，也可以是下降沿觸發(fā)】5、【單選題】具有“置0”“置1”“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（）本題答案：【JK觸發(fā)器#JK觸發(fā)器】6、【單選題】為避免一次翻轉(zhuǎn)現(xiàn)象，應(yīng)采用（）觸發(fā)器本題答案：【邊沿#邊沿】7、【單選題】如圖所示的RS觸發(fā)器的約束條件是：本題答案：【R+S=1#S+R=1】8、【單選題】如圖所示的RS觸發(fā)器的約束條件是：本題答案：【RS=0#SR=0】9、【單選題】觸發(fā)器的兩個(gè)輸出處于下列哪個(gè)狀態(tài)時(shí)被稱為1狀態(tài)本題答案：【Q=1=0Q=1】10、【單選題】觸發(fā)器的兩個(gè)輸出處于下列哪個(gè)狀態(tài)時(shí)被稱為0狀態(tài)本題答案：【Q=0本題答案：【TT】12、【單選題】把JK觸發(fā)器轉(zhuǎn)化為D觸發(fā)器，需要滿足的條件本題答案：【J=D,K=J=D】13、【單選題】下列觸發(fā)器中，有空翻現(xiàn)象的是本題答案：【電平RS觸發(fā)器#電平RS觸發(fā)器】14、【多選題】時(shí)序邏輯電路的特征（多選）：本題答案：【（a）電路由組合電路和不同類型的觸發(fā)器電路組成，具有對(duì)過去輸入保持記憶的功能。#（b）如果考慮觸發(fā)器內(nèi)部電路的話，電路中一定包含反饋回路。#（c）電路的輸出由電路當(dāng)時(shí)的輸入情況和現(xiàn)態(tài)共同決定?！?5、【判斷題】觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是現(xiàn)態(tài)，一個(gè)是次態(tài)。本題答案：【錯(cuò)誤】16、【判斷題】基本RS觸發(fā)器具有“不定”問題本題答案：【正確】17、【判斷題】JK觸發(fā)器有保持功能，但無翻轉(zhuǎn)功能本題答案：【錯(cuò)誤】18、【判斷題】觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等五種方式描述本題答案：【正確】19、【判斷題】同一邏輯功能的觸發(fā)器，其電路結(jié)構(gòu)一定相同本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【單選題】時(shí)序邏輯電路通常由門電路和（）組成本題答案：【存儲(chǔ)電路】測(cè)驗(yàn)1、【判斷題】進(jìn)行同步時(shí)序邏輯電路的分析時(shí)，一般需要列出狀態(tài)方程、輸出方程和驅(qū)動(dòng)方程本題答案：【正確】測(cè)驗(yàn)1、【單選題】時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（）本題答案：【給定功能，通過一定的步驟設(shè)計(jì)出時(shí)序電路】測(cè)驗(yàn)1、【單選題】下列邏輯電路中為時(shí)序邏輯電路的是（）。本題答案：【寄存器】2、【判斷題】雙向移位寄存器74LS194有異步清零、左移、右移、并行置數(shù)、保持的功能。本題答案：【正確】測(cè)驗(yàn)1、【單選題】用來記憶和統(tǒng)計(jì)輸入CP脈沖個(gè)數(shù)的電路，稱為（）。本題答案：【計(jì)數(shù)器】2、【單選題】一位8421BCD計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。本題答案：【4】測(cè)驗(yàn)11、【判斷題】邏輯器件74LS161是集成寄存器。（）本題答案：【錯(cuò)誤】測(cè)驗(yàn)21、【單選題】?jī)善?4LS161計(jì)數(shù)器級(jí)聯(lián)后最大可組成（）進(jìn)制計(jì)數(shù)器本題答案：【256】測(cè)驗(yàn)31、【單選題】74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（）本題答案：【4】第7講單元測(cè)驗(yàn)1、【單選題】組合邏輯電路某一時(shí)刻的輸出狀態(tài)，與該時(shí)刻之前的輸入信號(hào)（）本題答案：【無關(guān)#無關(guān)】2、【單選題】時(shí)序邏輯電路中一定包含（）本題答案：【觸發(fā)器#觸發(fā)器】3、【單選題】時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（）本題答案：【給定功能，通過一定的步驟設(shè)計(jì)出時(shí)序電路#給定功能，通過一定的步驟設(shè)計(jì)出時(shí)序電路】4、【單選題】要想把串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，應(yīng)選（）本題答案：【串行輸入并行輸出方式#串行輸入并行輸出方式】5、【單選題】有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）本題答案：【1011—0110—1100—1000--0000#1011—0110—1100—1000--0000】6、【單選題】可以用來實(shí)現(xiàn)并|串轉(zhuǎn)換和串|并轉(zhuǎn)換的器件是（）本題答案：【移位寄存器#移位寄存器】7、【單選題】用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長(zhǎng)度為（）本題答案：【2的n次方#2的n次方】8、【單選題】某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為()本題答案：【5#5】9、【單選題】74LS160十進(jìn)制計(jì)數(shù)器它含有的觸發(fā)器的個(gè)數(shù)是（）本題答案：【4#4】10、【單選題】以下電路中Q[3]的占空比是（）本題答案：【6/11#6/11】11、【判斷題】同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者沒有CP脈沖，后者有CP脈沖。本題答案：【錯(cuò)誤】12、【判斷題】時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。本題答案：【正確】13、【判斷題】當(dāng)時(shí)序邏輯電路存在無效循環(huán)時(shí)，該電路不能自啟動(dòng)。本題答案：【正確】14、【判斷題】邏輯器件74LS161是集成寄存器。本題答案：【錯(cuò)誤】15、【判斷題】計(jì)數(shù)器可以作為分頻器。本題答案：【正確】測(cè)驗(yàn)1、【單選題】設(shè)計(jì)模16計(jì)數(shù)器需要（）位加1器本題答案：【4】測(cè)驗(yàn)1、【判斷題】Moore型和Mealy型時(shí)序電路的本質(zhì)上是一樣的，沒有區(qū)別本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【判斷題】QuartusII軟件使用過程中允許出現(xiàn)中文字符。()本題答案：【錯(cuò)誤】2、【判斷題】在Verilog語言中，塊語句關(guān)鍵詞是begin_end()本題答案：【正確】第8講單元測(cè)驗(yàn)1、【單選題】以下縮寫錯(cuò)誤的一項(xiàng)是：H、CPLD：復(fù)雜可編程邏輯器件本題答案：【EDA：計(jì)算機(jī)輔助設(shè)計(jì)#EDA：計(jì)算機(jī)輔助設(shè)計(jì)】2、【單選題】語句always@（posedgeCLKornegedgeRST）表示含義為H、在CLK的高電平或者RST的低電平執(zhí)行操作本題答案：【在CLK的上升沿或者RST的下降沿執(zhí)行操作#在CLK的上升沿或者RST的下降沿執(zhí)行操作】3、【單選題】當(dāng)預(yù)置數(shù)A3A2A1A0=1001時(shí)，下圖為幾進(jìn)制計(jì)數(shù)器？?H、11I、12本題答案：【7#7】4、【單選題】使用1片74390，最大可以構(gòu)建（）進(jìn)制計(jì)數(shù)器H、16I、256本題答案：【100#100】5、【單選題】下列說法錯(cuò)誤的是本題答案：【mealy型狀態(tài)機(jī)的輸出只和當(dāng)前狀態(tài)有關(guān)；moore型狀態(tài)機(jī)輸出和當(dāng)前狀態(tài)和輸入都有關(guān)。#mealy型狀態(tài)機(jī)的輸出只和當(dāng)前狀態(tài)有關(guān)；moore型狀態(tài)機(jī)輸出和當(dāng)前狀態(tài)和輸入都有關(guān)。】6、【單選題】下列代碼實(shí)現(xiàn)的功能為（）H、比較器本題答案：【數(shù)據(jù)選擇器#數(shù)據(jù)選擇器】7、【單選題】下列代碼實(shí)現(xiàn)的功能為（）H、減法器I、乘法器本題答案：【狀態(tài)譯碼器#狀態(tài)譯碼器】8、【單選題】下列代碼實(shí)現(xiàn)的功能為（）H、寄存器I、乘法器本題答案：【比較器#比較器】9、【單選題】信號(hào)沒有定義數(shù)據(jù)類型時(shí)，缺省為類型。本題答案：【.wire#Wire】10、【單選題】下列關(guān)于同步有限狀態(tài)機(jī)的描述，錯(cuò)誤的是。本題答案：【狀態(tài)是否變化要根據(jù)輸入信號(hào)，只要輸入條件滿足，就會(huì)立刻進(jìn)入到下一個(gè)狀態(tài)。#狀態(tài)是否變化要根據(jù)輸入信號(hào)，只要輸入條件滿足，就會(huì)立刻進(jìn)入到下一個(gè)狀態(tài)?！?1、【單選題】VerilogHDL的always塊語句中的語句是語句。本題答案：【順序#順序】12、【單選題】?？煽赜?jì)算器的一般模型不包括以下哪個(gè)模塊。本題答案：【加法器#加法器】13、【單選題】Verilog中2進(jìn)制數(shù)1010可以用以下哪種方式表示。本題答案：【4’b1010#4’b1010】14、【單選題】Verilog中case引導(dǎo)的是語句。本題答案：【條件#條件】15、【單選題】寄存器類型在賦新值以前保持。本題答案：【原值#原值】16、【單選題】HDL語言是語言。本題答案：【硬件描述#硬件描述】17、【多選題】下列異步控制型計(jì)數(shù)器模型由哪幾個(gè)模塊組成（多選）H、乘法器本題答案：【寄存器模塊#狀態(tài)譯碼器#比較器】18、【多選題】下列語句表示賦值的是（多選）H、A!=BI、A2本題答案：【Y=4’b1011#AIN=78#{P,R}=2’B01#SO=CS】測(cè)驗(yàn)1、【單選題】存儲(chǔ)器的（）和（）是反映系統(tǒng)性能的兩個(gè)重要指標(biāo)本題答案：【存儲(chǔ)容量，存儲(chǔ)時(shí)間】測(cè)驗(yàn)1、【單選題】隨機(jī)存取存儲(chǔ)器具有()功能本題答案：【讀/寫】測(cè)驗(yàn)1、【單選題】可以用（）擦除EPROM中所存的信息本題答案：【電】第9講單元測(cè)驗(yàn)1、【單選題】一個(gè)具有n根地址輸入線和k條輸出線的ROM存儲(chǔ)容量是（）本題答案：【#?】2、【單選題】只能讀出不能寫入，但信息可永久保存的存儲(chǔ)器是（）本題答案：【ROM#ROM】3、【單選題】將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM有（）根地址線，有（）根數(shù)據(jù)讀出線本題答案：【11，16#11，16】4、【單選題】存儲(chǔ)器的（）和（）是反映系統(tǒng)性能的兩個(gè)重要指標(biāo)。本題答案：【存儲(chǔ)容量，存儲(chǔ)時(shí)間#存儲(chǔ)容量，存儲(chǔ)時(shí)間】5、【單選題】可以用（）擦除EPROM中所存的信息本題答案：【紫外線#紫外線】6、【單選題】隨機(jī)存取存儲(chǔ)器具有()功能本題答案：【讀/寫#讀/寫】7、【單選題】ROM電路由地址譯碼器和存儲(chǔ)體構(gòu)成，若譯碼器有十個(gè)地址輸入線，則最多（）個(gè)字本題答案：【2的10次方#2的10次方】8、【單選題】要構(gòu)成容量為4K×8的RAM，需要（）片容量為256×4的RAM本題答案：【32#32】9、【單選題】用（）片1k×4的ROM可以擴(kuò)展實(shí)現(xiàn)8k×4ROM的功能。本題答案：【8#8】10、【單選題】只讀存儲(chǔ)器ROM的功能是（）本題答案：【只能讀出存儲(chǔ)器的內(nèi)容且斷電后仍保持#只能讀出存儲(chǔ)器的內(nèi)容且斷電后仍保持】11、【判斷題】存儲(chǔ)器所存儲(chǔ)的二進(jìn)制數(shù)據(jù)的總量稱為存儲(chǔ)器的存儲(chǔ)容量。本題答案：【正確】12、【判斷題】ROM的邏輯結(jié)構(gòu)可以看成一個(gè)與門陣列和一個(gè)或門陣列的組合。本題答案：【正確】13、【判斷題】只讀存儲(chǔ)器是由地址編碼器和存儲(chǔ)體兩部分組成的。本題答案：【錯(cuò)誤】14、【判斷題】DRAM需要定期刷新，因此，在微型計(jì)算機(jī)中不如SRAM應(yīng)用廣泛本題答案：【錯(cuò)誤】測(cè)驗(yàn)1、【單選題】有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（）本題答案：【8.667V】測(cè)驗(yàn)1、【單選題】根據(jù)D/A轉(zhuǎn)換器分辨率計(jì)算方法，4位D/A轉(zhuǎn)換器的分辨率為()本題答案：【6.7%】測(cè)驗(yàn)1、【單選題】在A/D轉(zhuǎn)換時(shí)，將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的數(shù)字量的過程稱（）本題答案：【量化】測(cè)驗(yàn)1、【判斷題】ADC是將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的轉(zhuǎn)換電路本題答案：【錯(cuò)誤】第10講單元測(cè)驗(yàn)1、【單選題】AD轉(zhuǎn)換的四個(gè)階段依次為（）H、采樣——量化——保持——編碼本題答案：【采樣——保持——量化——編碼#采樣——保持——量化——編碼】2、【單選題】某DA轉(zhuǎn)換器，最小分辨電壓為5mV，滿刻度電壓為10V，該DA轉(zhuǎn)換器輸入數(shù)字量應(yīng)為幾位？H、16本題答案：【11#11】3、【單選題】某10位DAC，滿刻度電壓為5V，若輸出電壓為4V，此時(shí)輸入的數(shù)字信號(hào)為（）H、0111011101本題答案：【1100110011#1100110011】4、【單選題】ADC的功能是（）H、將模擬信號(hào)轉(zhuǎn)換成十進(jìn)制信號(hào)本題答案：【將模擬型號(hào)轉(zhuǎn)換成數(shù)字信號(hào)#將模擬型號(hào)轉(zhuǎn)換成數(shù)字信號(hào)】5、【單選題】若要求分辨率小于1%，則至少需要多少位的DA轉(zhuǎn)換器？H、12本題答案：【7#7】6、【單選題】關(guān)于ADC轉(zhuǎn)換時(shí)間，下列說法正確的是（）本題答案：【并行比較型逐次比較型雙積分型#并行比較型逐次比較型雙積分型】7、【單選題】12位的ADC，最大輸入電壓為4.096V，則可以分辨的最小輸入電壓為（）本題答案：【1mV#1mV】選擇題1、【單選題】從大到小依次排列下列數(shù)據(jù)(120)10,(10011010)2,(117)8,(B4)16。正確的順序?yàn)楸绢}答案：【(B4)16(10011010)2(120)10(117)8#(B4)16(10011010)2(120)10(117)8】2、【單選題】二進(jìn)制數(shù)111001的余3碼是本題答案：【10001010#10001010】3、【單選題】8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值本題答案：【8#8】4、【單選題】求[X]原=1.1101的真值和補(bǔ)碼，求[x]反=0.1111的補(bǔ)碼本題答案：【-0.1101;1.0011;0.1111#-0.1101;1.0011;0.1111】5、【單選題】已知十進(jìn)制數(shù)為92，其對(duì)應(yīng)的余3碼為：本題答案：【(11000101)余3碼#(11000101)余3碼】6、【單選題】要表達(dá)一個(gè)邏輯函數(shù)常見的方法有本題答案：【其余都是#其余都是】7、【單選題】試選擇下圖門電路的輸出狀態(tài)本題答案：【高阻態(tài)#高阻態(tài)】8、【單選題】集成電路74LS245的內(nèi)部結(jié)構(gòu)如圖所示，試說明該電路的邏輯功能。本題答案：【雙向傳輸，當(dāng)C=0，X的信號(hào)傳送到Y(jié)；當(dāng)C=1，Y的信號(hào)傳送到X。#雙向傳輸，當(dāng)C=0，X的信號(hào)傳送到Y(jié)；當(dāng)C=1，Y的信號(hào)傳送到X】9、【單選題】試寫出圖中NMOS門電路的輸出邏輯表達(dá)式。本題答案：【#】10、【單選題】標(biāo)準(zhǔn)或-與式是由（）構(gòu)成的邏輯表達(dá)式。本題答案：【最大項(xiàng)相與#最大項(xiàng)相與】11、【單選題】卡諾圖上變量的取值順序是采用（）的形式，以便能夠用幾何上相鄰的關(guān)系表示邏輯上的相鄰。本題答案：【循環(huán)碼#循環(huán)碼】12、【單選題】已知邏輯電路如圖所示，分析該電路的邏輯功能：本題答案：【#】13、【單選題】引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是本題答案：【電路延時(shí)#電路延時(shí)】14、【單選題】已知某電路的真值表如下，該電路的邏輯表達(dá)式為本題答案：【Y=AB+C#Y=AB+C】15、【單選題】八選一數(shù)據(jù)選擇器74151組成的電路如圖所示，則輸出函數(shù)為本題答案：【#】16、【單選題】7４153是四選一數(shù)據(jù)選擇器，電路如下。則Ｙ的表達(dá)式是本題答案：【#】17、【單選題】以下電路中常用于總線應(yīng)用的有本題答案：【三態(tài)門#三態(tài)門】18、【單選題】若F（A，B，C）=∑m（1，3，4，7），以下敘述正確的是：本題答案：【F的反函數(shù)是∑m（0，2，5，6）#F的反函數(shù)是∑m（0，2，5，6）】19、【單選題】可以直接實(shí)現(xiàn)線與的器件本題答案：【集電極開路門#集電極開路門】20、【多選題】三變量邏輯函數(shù)F(A,B,C)=A+BC，以ABC為順序組成最小項(xiàng)表示中不含下列哪項(xiàng)本題答案：【m2#m0#m1】現(xiàn)代數(shù)字電子技術(shù)基礎(chǔ)試卷1、【單選題】以下電路中可以實(shí)現(xiàn)“線與”功能的有。H、CMOS門本題答案：【OC門#OC門】2、【單選題】11位的ADC，最大輸入電壓為4.096V，則可以分辨的最小輸入電壓為：本題答案：【2mv#2mv】3、【單選題】若要求分辨率小于0.1%，則至少需要多少位的DA轉(zhuǎn)換器？H、13本題答案：【10#10】4、【單選題】當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（）個(gè)變量取值組合？本題答案：【#】5、【單選題】邏輯函數(shù)的表示方法中具有唯一性的是（）。本題答案：【真值表#卡諾圖】6、【單選題】邏輯函數(shù)本題答案：【#】7、【單選題】A+BC=（）。本題答案：【（A+B）（A+C）#（A+B）（A+C）】8、【單選題】在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。本題答案：【全部輸入是1。#全部輸入是1?！?、【單選題】含有無關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn)，下列哪一個(gè)結(jié)果正確：本題答案：【#】10、【單選題】已知3-8線譯碼器74138的輸入信號(hào)A2A1A0=110時(shí)，輸出由高位到低位應(yīng)為（）。本題答案：【10111111#10111111】11、【單選題】一個(gè)四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為（）。本題答案：【m1與m2#m1與m2】12、【單選題】若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。本題答案：【6#6】13、【單選題】一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。本題答案：【4#4】14、【單選題】在下列邏輯電路中，不是組合邏輯電路的有（）。H、數(shù)值比較器本題答案：【寄存器#觸發(fā)器】15、【單選題】邏輯函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)標(biāo)準(zhǔn)式為：（）本題答案：【F(A,B,C)＝∑m(3,5,6,7)#F(A,B,C)＝∑m(3,5,6,7)】16、【單選題】本題答案：【3#3】17、【單選題】語句always@（negedgeCLKorposedgeRST）表示含義為本題答案：【在CLK的下降沿或者RST的上升沿執(zhí)行操作#在CLK的下降沿或者RST的上升沿執(zhí)行操作】18、【單選題】下列代碼實(shí)現(xiàn)的功能為（）本題答案：【狀態(tài)譯碼器】19、【單選題】下列異步控制型計(jì)數(shù)器模型，當(dāng)輸出狀態(tài)為1100時(shí)清零，下列那段代碼表述的是COMP2模塊？本題答案：【#】20、【單選題】本題答案：【0#0】21、【單選題】十進(jìn)制數(shù)25用8421BCD碼表示為。本題答案：【00100101#00100101】22、【單選題】十進(jìn)制數(shù)16在余3碼中表示為（）本題答案：【01001001#01001001】23、【單選題】數(shù)字信號(hào)的特點(diǎn)是在和上都是變化的。本題答案：【幅度，時(shí)間，離散#幅度，時(shí)間，離散】24、【單選題】（）觸發(fā)器可以構(gòu)成移位寄存器。本題答案：【邊沿D觸發(fā)器#邊沿D觸發(fā)器】25、【單選題】某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是()本題答案：【D觸發(fā)器#D觸發(fā)器】26、【單選題】下列電路中屬于時(shí)序邏輯電路的是（）本題答案：【計(jì)數(shù)器#計(jì)數(shù)器】27、【單選題】下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類型的時(shí)序電路（）本題答案：【D觸發(fā)器#D觸發(fā)器】28、【單選題】電路和波形如下圖，正確輸出的波形是（）本題答案：【1#1】29、【單選題】欲使JK觸發(fā)器按=工作，可使JK觸發(fā)器的。本題答案：【J=K=1#J=K=1】30、【單選題】存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。本題答案：【8#8】31、【單選題】8位移位寄存器，串行輸入時(shí)，經(jīng)過個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。本題答案：【8#8】32、【單選題】有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。本題答案：【1011--0110--1100--1000--0000#1011--0110--1100--1000--0000】33、【單選題】同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的最顯著優(yōu)點(diǎn)是（）本題答案：【工作速度高#工作速度高】34、【單選題】為將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛線框內(nèi)應(yīng)是。本題答案：【同或門#同或門】35、【單選題】為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（）本題答案：【移位寄存器#移位寄存器】36、【單選題】已知時(shí)鐘脈沖頻率為fcp，欲得到頻率為0.2fcp的矩形波應(yīng)采用（）本題答案：【五進(jìn)制計(jì)數(shù)器#五進(jìn)制計(jì)數(shù)器】37、【單選題】某計(jì)數(shù)器的輸出波形如下圖所示，該計(jì)數(shù)器是（）進(jìn)制計(jì)數(shù)器。本題答案：【6#6】38、【單選題】?jī)善幸?guī)模集成電路74LS160級(jí)聯(lián)后，最大計(jì)數(shù)容量為（）。本題答案：【100#100】39、【單選題】?jī)善?4LS161計(jì)數(shù)器級(jí)聯(lián)后最大可組成（）進(jìn)制計(jì)數(shù)器。本題答案：【256#256】40、【單選題】要構(gòu)成容量為4K×8的RAM，需要多少片容量為256×4的RAM？本題答案：【32#32】41、【單選題】試選擇下圖門電路的輸出狀態(tài)。H、不確定本題答案：【高阻狀態(tài)#不確定】42、【單選題】組合邏輯電路的輸出取決于本題答案：【輸入信號(hào)的現(xiàn)態(tài)#輸入信號(hào)的現(xiàn)態(tài)】43、【單選題】半加器的邏輯功能是本題答案：【兩個(gè)同位的二進(jìn)制數(shù)相加#兩個(gè)同位的二進(jìn)制數(shù)相加】44、【單選題】對(duì)于8421BCD碼優(yōu)先編碼器，下面說法正確的是本題答案：【有10根輸入線，4根輸出線#有10根輸入線，4根輸出線】45、【單選題】8線—3線優(yōu)先編碼器的輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出A2A1A0的值是本題答案：【000#000】46、【單選題】已知某電路的真值表如下，該電路的邏輯表達(dá)式為本題答案：【Y=AB+C#Y=AB+C】47、【單選題】引起組合邏輯電路中竟?fàn)幣c冒險(xiǎn)的原因是本題答案：【電路延時(shí)；#電路延時(shí)】48、【單選題】八選一數(shù)據(jù)選擇器74151組成的電路如下圖所示，則輸出函數(shù)為本題答案：【#】49、【單選題】74LS148電路圖如下所示，它的輸出從上到下，應(yīng)該是本題答案：【11111#11111】50、【單選題】能實(shí)現(xiàn)并-串轉(zhuǎn)換的是本題答案：【移位寄存器#移位寄存器】51、【單選題】若要設(shè)計(jì)一個(gè)8位數(shù)值比較器，需要的數(shù)據(jù)輸入和輸出端口數(shù)分別是本題答案：【