汽車電工電子技術(shù)課件 任務(wù)3時(shí)序邏輯電路

9.3時(shí)序邏輯電路演講人

9.3.1觸發(fā)器1.概述時(shí)序邏輯電路不僅具備組合邏輯電路的基本功能，還必須具備對(duì)過(guò)去時(shí)刻的狀態(tài)進(jìn)行存儲(chǔ)或記憶的功能。具備記憶功能的電路稱為存儲(chǔ)電路，它主要由各類觸發(fā)器組成。時(shí)序邏輯電路一般由組合邏輯電路和存儲(chǔ)電路（存儲(chǔ)器）兩部分組成，其結(jié)構(gòu)框圖如圖9.22所示。

時(shí)序邏輯電路的基本單元是觸發(fā)器，觸發(fā)器是一種具有記憶功能的單元電路，它有0和1兩種穩(wěn)定狀態(tài)。當(dāng)無(wú)外界信號(hào)作用時(shí)，保持原狀態(tài)不變；在輸入信號(hào)作用下，觸發(fā)器可從一種狀態(tài)翻轉(zhuǎn)到另一種狀態(tài)。圖9.22

時(shí)序邏輯電路的結(jié)構(gòu)框圖

9.3.1觸發(fā)器圖9.23為觸發(fā)器的電路符號(hào)示意圖，它有兩個(gè)輸出端，分別用Q和

表示。要注意

是在Q上加一條劃線，在圖中引出線上加一個(gè)小圈，在邏輯表示中就是取反——“非”的含義，即說(shuō)明兩個(gè)輸出端的狀態(tài)是相反的，當(dāng)

；反之，當(dāng)

。觸發(fā)器一般有一個(gè)以上的輸入端，此外還有一個(gè)觸發(fā)信號(hào)輸入端。

觸發(fā)器種類很多，根據(jù)電路結(jié)構(gòu)，可分為基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等；根據(jù)邏輯功能，又可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。圖9.23

觸發(fā)器的電路符號(hào)

9.3.1觸發(fā)器2.常見(jiàn)觸發(fā)器功能介紹（1）基本RS觸發(fā)器基本RS觸發(fā)器結(jié)構(gòu)最為簡(jiǎn)單，是其它各種觸發(fā)器的基本單元。1）電路組成圖9.24（a）所示是由兩個(gè)與非門組成的基本RS觸發(fā)器。它由兩個(gè)與非門電路交叉連接而成。其中和是兩個(gè)輸入端，Q和是兩個(gè)互補(bǔ)的輸出端，通常規(guī)定Q端的狀態(tài)為觸發(fā)器的狀態(tài)。

（a）邏輯電路；（b）邏輯符號(hào)圖9.24

基本RS觸發(fā)器的邏輯電路及邏輯符號(hào)

9.3.1觸發(fā)器

9.3.1觸發(fā)器

9.3.1觸發(fā)器

9.3.1觸發(fā)器表9-6是由與非門組成的基本RS觸發(fā)器的邏輯狀態(tài)表。表中

表示觸發(fā)器在接收信號(hào)之前所處的狀態(tài)，稱為初態(tài)；

表示觸發(fā)器在接收信號(hào)后建立的新的穩(wěn)定狀態(tài)，稱為次態(tài)?！啊痢碧?hào)表示不定狀態(tài)，即輸入信號(hào)消失后觸發(fā)器狀態(tài)可能是“0”，也可能是“1”。由以上分析可知：基本RS觸發(fā)器有兩個(gè)狀態(tài)，它可以直接置“0”或置“1”，并具有記憶功能。表9-6基本RS觸發(fā)器邏輯狀態(tài)表

9.3.1觸發(fā)器（2）同步RS觸發(fā)器在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的動(dòng)作，常常要求某些觸發(fā)器于同一時(shí)刻動(dòng)作。因此，必須引入同步信號(hào)，使這些觸發(fā)器只有在同步信號(hào)到達(dá)時(shí)才按輸入信號(hào)改變狀態(tài)。通常把這個(gè)同步信號(hào)叫做時(shí)鐘脈沖，或稱為時(shí)鐘信號(hào)，簡(jiǎn)稱時(shí)鐘，用CP表示。這種受時(shí)鐘信號(hào)控制的觸發(fā)器統(tǒng)稱為時(shí)鐘觸發(fā)器，以區(qū)別于像基本RS觸發(fā)器那樣的直接置位、復(fù)位觸發(fā)器。

9.3.1觸發(fā)器（2）同步RS觸發(fā)器在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的動(dòng)作，常常要求某些觸發(fā)器于同一時(shí)刻動(dòng)作。因此，必須引入同步信號(hào)，使這些觸發(fā)器只有在同步信號(hào)到達(dá)時(shí)才按輸入信號(hào)改變狀態(tài)。通常把這個(gè)同步信號(hào)叫做時(shí)鐘脈沖，或稱為時(shí)鐘信號(hào)，簡(jiǎn)稱時(shí)鐘，用CP表示。這種受時(shí)鐘信號(hào)控制的觸發(fā)器統(tǒng)稱為時(shí)鐘觸發(fā)器，以區(qū)別于像基本RS觸發(fā)器那樣的直接置位、復(fù)位觸發(fā)器。1）電路結(jié)構(gòu)圖9.25（a）是同步RS觸發(fā)器的邏輯圖，在圖中可以看到“與非”門G1、G2構(gòu)成基本RS觸發(fā)器，在此基礎(chǔ)上，又加了兩個(gè)“與非”門G3、G4，它們構(gòu)成導(dǎo)引電路，它們的輸入端S，R分別是置“1”端和置“0”，CP是起輔助控制作用的信號(hào)輸入端，稱為時(shí)鐘脈沖端。在脈沖數(shù)字電路中，經(jīng)常用同一個(gè)時(shí)鐘脈沖信號(hào)來(lái)控制觸發(fā)器的翻轉(zhuǎn)時(shí)刻。這個(gè)時(shí)鐘脈沖信號(hào)可以是正脈沖（高電平）信號(hào)，也可以是負(fù)脈沖（低電平）信號(hào)。本同步RS觸發(fā)器使用正脈沖信號(hào)。

9.3.1觸發(fā)器（a）邏輯電路

（b）邏輯符號(hào)

圖9.25同步RS觸發(fā)器

9.3.1觸發(fā)器

9.3.1觸發(fā)器當(dāng)S＝0、R＝1時(shí)，“與非”門G4輸出為“0”，向“與非”門G2送一個(gè)置“1”的低電平（負(fù)脈沖），使

；同時(shí)“與非”門G3輸出為“1”，使得Q＝0，同步RS觸發(fā)器被復(fù)位。當(dāng)S＝R＝0時(shí)，使“與非”門G3、G4輸出為“1”，基本RS觸發(fā)器保持原狀，也就是同步RS觸發(fā)器保持原狀。當(dāng)S＝R＝1時(shí)，將使“與非”門G3、G4輸出均為“0”，使Q和

端都為“1”，待時(shí)鐘脈沖過(guò)后，觸發(fā)器的狀態(tài)是不確定的，因此，這種情況是不允許的。該同步RS觸發(fā)器的特性表如表9-7所示。

9.3.1觸發(fā)器表9-7同步RS觸發(fā)器的特性表在使用同步RS觸發(fā)器的過(guò)程中，有時(shí)還需要在CP信號(hào)來(lái)到之前將觸發(fā)器預(yù)先置成指定的狀態(tài)，為此在實(shí)用的同步RS觸發(fā)器上往往還設(shè)置有專門的異步置位輸入端和異步復(fù)位輸入端，如圖9.25（b）所示。

9.3.1觸發(fā)器

9.3.1觸發(fā)器3）動(dòng)作特點(diǎn)當(dāng)CP＝1的全部時(shí)刻，輸入端S和R的信號(hào)都能通過(guò)“與非”門G3、G4加到基本RS觸發(fā)器上，所以在CP＝1的全部時(shí)間里，輸入端S和R的變化都將引起觸發(fā)器輸出狀態(tài)的變化，這就是同步RS觸發(fā)器的動(dòng)作特點(diǎn)。顯然CP＝1的時(shí)間不能太長(zhǎng)，否則將降低電路的抗干擾能力。為了提高觸發(fā)器的抗干擾能力，在電路上又做了改進(jìn)，使觸發(fā)器的輸出狀態(tài)僅僅取決于時(shí)鐘脈沖到達(dá)的瞬間，如果觸發(fā)器的狀態(tài)變化發(fā)生在時(shí)鐘脈沖的上升沿，就稱為上升沿觸發(fā)或正邊沿觸發(fā)；反之，如果觸發(fā)器的狀態(tài)變化發(fā)生在時(shí)鐘脈沖的下降沿，則稱為下降沿或負(fù)邊沿觸發(fā)，這種觸發(fā)器稱為邊沿觸發(fā)器。

9.3.1觸發(fā)器（3）JK觸發(fā)器JK觸發(fā)器有兩個(gè)輸入控制端，分別用J和K表示，這是一種邏輯功能齊全的觸發(fā)器，它具有置0、置1、保持和翻轉(zhuǎn)四種功能。它的邏輯符號(hào)如圖9.26所示，分為上升沿觸發(fā)和下降沿觸發(fā)兩種類型，該圖中是一個(gè)下降沿觸發(fā)，使用時(shí)要根據(jù)觸發(fā)器信號(hào)特點(diǎn)適當(dāng)選擇。

圖9.26JK觸發(fā)器

9.3.1觸發(fā)器

9.3.1觸發(fā)器表9-8JK觸發(fā)器的特性（下降沿型）根據(jù)特性表列出邏輯表達(dá)式并化簡(jiǎn)，得到特性方程：

可以看出JK觸發(fā)器輸入狀態(tài)的任意組合都是允許的，而且在CP到來(lái)后，觸發(fā)器的狀態(tài)總是確定的。

9.3.1觸發(fā)器

9.3.1觸發(fā)器圖9.27D觸發(fā)器

9.3.1觸發(fā)器D觸發(fā)器的特性表如表9-9所示。由特性表可以得出D觸發(fā)器的特性方程：

表9-9D觸發(fā)器的特性

9.3.1觸發(fā)器（5）T觸發(fā)器T觸發(fā)器也是一種邊沿觸發(fā)器，它的邏輯功能是在時(shí)鐘脈沖CP的作用下保持和翻轉(zhuǎn)（計(jì)數(shù)）功能。圖9.28為下降沿觸發(fā)的T觸發(fā)器的邏輯符號(hào)。圖9.28T觸發(fā)器

9.3.1觸發(fā)器

9.3.2

寄存器寄存器用來(lái)暫時(shí)存放參與運(yùn)算的數(shù)據(jù)和運(yùn)算結(jié)果，寄存器可以由觸發(fā)器等組成，因?yàn)橐粋€(gè)觸發(fā)器中只能存放1位二值代碼，所以用N個(gè)觸發(fā)器組成的寄存器能存儲(chǔ)一組N位的二值代碼。此外為了實(shí)現(xiàn)寄存器的置“1”、置“0”功能及控制輸入輸出，還應(yīng)有必要的控制電路與觸發(fā)器相結(jié)合。

寄存器存放數(shù)碼的方式有并行和串行兩種，并行的方式就是每一位數(shù)碼都有一個(gè)相應(yīng)的輸入端，當(dāng)控制信號(hào)來(lái)臨時(shí)，數(shù)碼從各自對(duì)應(yīng)的輸入端同時(shí)輸入到寄存器中。這種方式的優(yōu)點(diǎn)是存入速度快，但缺點(diǎn)是使用的輸入導(dǎo)線也較多。串行方式就是整個(gè)寄存器只有一個(gè)輸入端，數(shù)碼按照一定的規(guī)律逐位輸入到寄存器中，每來(lái)一個(gè)控制信號(hào)，寄存一位。假如有一個(gè)八位的數(shù)碼寄存器，要存滿八位數(shù)碼就要有八個(gè)控制脈沖信號(hào)。很顯然，這種方式速度比較慢，但傳輸線少，適合遠(yuǎn)距離傳輸。

9.3.2

寄存器同樣，寄存器數(shù)碼的輸出也有并行和串行兩種方式。在并行方式中，寄存器輸出端引腳數(shù)目等于它所存放數(shù)碼的位數(shù)，輸出時(shí)，各位數(shù)碼同時(shí)在各自對(duì)應(yīng)的輸出端出現(xiàn)。而串行方式則是數(shù)碼的各位都按照一定規(guī)律從同一個(gè)輸出端逐位輸出，因此需要與數(shù)碼位數(shù)相同數(shù)量的脈沖控制信號(hào)才能取出整個(gè)數(shù)碼。下面介紹幾種常用的寄存器。1.數(shù)碼寄存器如圖9.29所示是一個(gè)由D觸發(fā)器構(gòu)成的四位二進(jìn)制數(shù)碼寄存器。它采用并行輸入并行輸出的方式，當(dāng)把要存入的四位二進(jìn)制數(shù)碼A3、A2、A1、A0分別對(duì)應(yīng)接入四個(gè)觸發(fā)器的輸入端（D端），四個(gè)觸發(fā)器的時(shí)鐘脈沖輸入端連在一起作為接收信號(hào)的控制輸入端，當(dāng)有寄存信號(hào)（CP上升沿）時(shí)，四位待存的數(shù)碼同時(shí)存入對(duì)應(yīng)的觸發(fā)器，使Q3Q2Q1Q0＝A3A2A1A0，完成了接收和寄存的功能。

9.3.2

寄存器輸出控制是借助了四個(gè)與門構(gòu)成的，當(dāng)輸出信號(hào)（高電平脈沖信號(hào)）同時(shí)加到四個(gè)與門的輸入端，則四位數(shù)碼A3A2A1A0同時(shí)出現(xiàn)在輸出端，完成了輸出功能。由分析可見(jiàn)，寄存器中的數(shù)碼可以反復(fù)輸出，每當(dāng)寄存器按照接收脈沖存入新數(shù)碼時(shí)，寄存器中原來(lái)存入的數(shù)據(jù)就自行清除。圖9.29D觸發(fā)器構(gòu)成的數(shù)碼寄存器

9.3.2

寄存器2.移位寄存器移位寄存器除了具有存儲(chǔ)數(shù)碼的功能以外，還具有移位功能。所謂移位功能，是指寄存器里存儲(chǔ)的數(shù)碼能在移位脈沖的作用下依次左移或右移。因此，移位寄存器不但可以用來(lái)寄存代碼，還可以用來(lái)實(shí)現(xiàn)數(shù)據(jù)的串行－并行轉(zhuǎn)換、數(shù)值的運(yùn)算以及數(shù)據(jù)處理等。圖9.30所示電路是由邊沿觸發(fā)結(jié)構(gòu)的D觸發(fā)器組成的四位移位寄存器。其中第一個(gè)觸發(fā)器F0的輸入端接收輸入信號(hào)，其余的每個(gè)觸發(fā)器輸入端均與前邊一個(gè)觸發(fā)器的Q端相連。

9.3.2

寄存器圖9.30D觸發(fā)器構(gòu)成的四位移位寄存器

9.3.2

寄存器因?yàn)閺腃P上升沿到達(dá)開始到輸出端新?tīng)顟B(tài)的建立需要經(jīng)過(guò)一段傳輸延時(shí)，所以當(dāng)CP的上升沿同時(shí)作用于所有的觸發(fā)器時(shí)，它們輸入端（D端）的狀態(tài)還沒(méi)有改變。于是F1按Q0原來(lái)的狀態(tài)翻轉(zhuǎn)，F(xiàn)2按Q1原來(lái)的狀態(tài)翻轉(zhuǎn)，F(xiàn)3按Q2原來(lái)的狀態(tài)翻轉(zhuǎn)。同時(shí)，加到寄存器輸入端D1的數(shù)碼存入F0?？偟男Ч喈?dāng)于移位寄存器里原有的數(shù)碼依次右移了一位。例如，在四個(gè)時(shí)鐘周期內(nèi)輸入數(shù)碼依次位1011，而移位寄存器的初始狀態(tài)為那么在移位脈沖CP的作用下，移位寄存器里數(shù)碼的移動(dòng)情況將如表9-11所示。表9-11移位寄存器中數(shù)碼的移動(dòng)狀況

9.3.2

寄存器圖9.31給出了各觸發(fā)器輸出端在移位過(guò)程中的電壓波形圖?？梢钥吹?，經(jīng)過(guò)四個(gè)CP信號(hào)以后，串行輸入的四位代碼全部移入了移位寄存器中，并在四個(gè)觸發(fā)器的輸出端得到了并行輸出的代碼。所以，利用移位寄存器可以實(shí)現(xiàn)代碼的串行－并行轉(zhuǎn)換。如果首先將四位數(shù)據(jù)并行地置入移位寄存器的四個(gè)觸發(fā)器中，然后連續(xù)加入四個(gè)移位脈沖，則移位寄存器里的四位代碼將從串行輸出端D0依次送出，從而實(shí)現(xiàn)了數(shù)據(jù)的并行－串行轉(zhuǎn)換。圖9.31D觸發(fā)器構(gòu)成的四位移位寄存器的輸出波形

9.3.3

計(jì)數(shù)器1.同步計(jì)數(shù)器在數(shù)字系統(tǒng)中使用得最多的時(shí)序電路之一就是計(jì)數(shù)器，它不僅能用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算。計(jì)數(shù)器的種類繁多，如果按觸發(fā)方式分，計(jì)數(shù)器可分為同步式和異步式。在同步計(jì)數(shù)器中，所有觸發(fā)器用同一個(gè)時(shí)鐘脈沖作為觸發(fā)脈沖，在此時(shí)鐘脈沖作用下，所有觸發(fā)器的狀態(tài)同時(shí)更新；而在異步觸發(fā)器中，觸發(fā)器更新?tīng)顟B(tài)的時(shí)刻是不一致的。如果按計(jì)數(shù)過(guò)程中計(jì)數(shù)器的數(shù)字增減分類，又可以把計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。隨著計(jì)數(shù)器脈沖的不斷輸入而作遞增計(jì)數(shù)的叫加法計(jì)數(shù)器，作遞減計(jì)數(shù)的叫減法計(jì)數(shù)器，可增可減的叫可逆計(jì)數(shù)器。如果從進(jìn)位制來(lái)分，有二進(jìn)制計(jì)數(shù)器、二－十進(jìn)制計(jì)數(shù)器等。

9.3.3

計(jì)數(shù)器如果按計(jì)數(shù)容量（即計(jì)數(shù)模）分類，有十進(jìn)制計(jì)數(shù)器、十二進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等等。由三個(gè)JK觸發(fā)器構(gòu)成的三位二進(jìn)制同步加法計(jì)數(shù)器如圖9.32所示，所有計(jì)數(shù)器是共用一個(gè)時(shí)鐘脈沖的，因此它們將同時(shí)翻轉(zhuǎn)。現(xiàn)在來(lái)分析一下它的邏輯功能。圖9.32三位二進(jìn)制同步加法計(jì)數(shù)器

9.3.3

計(jì)數(shù)器

9.3.3

計(jì)數(shù)器表9-12三位二進(jìn)制同步加法計(jì)算器的狀態(tài)轉(zhuǎn)換表

9.3.3

計(jì)數(shù)器（3）畫出波形圖（見(jiàn)圖9.33）圖9.33三位二進(jìn)制同步加法計(jì)數(shù)器的時(shí)序圖

9.3.3

計(jì)數(shù)器2.異步計(jì)數(shù)器異步計(jì)數(shù)器在做“加1”計(jì)數(shù)時(shí)是采取從低位到高位逐位進(jìn)位的方式工作的，所以，其中的各個(gè)觸發(fā)器不是同步翻轉(zhuǎn)的。圖9.34是由下降沿觸發(fā)的T’觸發(fā)器（T’觸發(fā)器是令JK觸發(fā)器的

而得到的）組成的3位二進(jìn)制異步加法計(jì)數(shù)器。因?yàn)樗械挠|發(fā)器都是在時(shí)鐘信號(hào)下降沿動(dòng)作，所以只要將低位觸發(fā)器的Q端接至高位觸發(fā)器的時(shí)鐘輸入端就行了。當(dāng)?shù)臀挥?變0時(shí)，Q端的下降沿正好可以作為高位的時(shí)鐘信號(hào)。最低位觸發(fā)器的時(shí)鐘信號(hào)就是要記錄的計(jì)數(shù)輸入脈沖。表9-13為該計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。

9.3.3

計(jì)數(shù)器圖9.34三位二進(jìn)制異步加法計(jì)數(shù)器

9.3.3

計(jì)數(shù)器表9-13三位二進(jìn)制異步加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表

9.3.3

計(jì)數(shù)器根據(jù)T’觸發(fā)器的翻轉(zhuǎn)規(guī)律即可畫出在一系列脈沖信號(hào)作用下

的電壓波形，如圖9.35所示。圖9.35三位二進(jìn)制異步加法計(jì)數(shù)器的時(shí)序圖3.集成計(jì)數(shù)器及其應(yīng)用計(jì)數(shù)器應(yīng)用非常廣泛，所以也有較多型號(hào)的計(jì)數(shù)功能芯片。下面以74LS90為例，介紹集成計(jì)數(shù)器電路的功能及使用方法。

74LS90是一個(gè)14腳的芯片，它的內(nèi)部是一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器，下降沿觸發(fā)。引腳排列如圖9.36所示。

9.3.3

計(jì)數(shù)器圖9.3674LS90引腳排列引腳功能如下：腳2和3：直接復(fù)位（清零）端。腳4、13：空腳。腳5：電源（＋5V）。腳6和7：直接置9端。腳9、8、11：五進(jìn)制計(jì)數(shù)器的輸出端（由低位到高位排列）。腳10：接地。腳12：二進(jìn)制計(jì)數(shù)器的輸出端。腳14：二進(jìn)制計(jì)數(shù)器的時(shí)鐘脈沖輸入端。腳1：五進(jìn)制計(jì)數(shù)器的時(shí)鐘脈沖輸入端。

9.3.3

計(jì)數(shù)器由以上引腳功能可以看出利用12腳和14腳可以作為一個(gè)一位二進(jìn)制計(jì)數(shù)器（即一個(gè)觸發(fā)器）；利用1腳和9、8、11腳可以直接作為一個(gè)五進(jìn)制計(jì)數(shù)器。如果要構(gòu)成十進(jìn)制計(jì)數(shù)器可以有兩種方法：一種是14腳作為時(shí)鐘脈沖輸入端，12腳和1腳直接相連，輸出端由高到低的排列順序?yàn)?1、8、9、12，構(gòu)成8421BCD碼二—十進(jìn)制計(jì)數(shù)器；另一種1腳作為時(shí)鐘脈沖輸入端，11腳和14腳直接相連，輸出端由高到低的排列順序?yàn)?2、11、8、9，構(gòu)成5421BCD碼二—十進(jìn)制計(jì)數(shù)器。此兩種具體連接方法見(jiàn)圖9.37。

9.3.3

計(jì)數(shù)器

9.3.3

計(jì)數(shù)器（a）8421BCD碼二-十進(jìn)制計(jì)數(shù)器（b）5421BCD碼二-十進(jìn)制計(jì)數(shù)器

圖9.3774LS90構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種方式74LS90除了時(shí)鐘輸入端和輸出端外，還有兩個(gè)復(fù)位端和兩個(gè)置9端（8421碼時(shí)）。當(dāng)兩個(gè)置9端同時(shí)為“1”時(shí)，11、12腳輸出為“1”，8、9腳為“0”；當(dāng)兩個(gè)置9端至少有一個(gè)為“0”，而兩個(gè)清零端同時(shí)為“1”時(shí)，輸出全為“0”。正常計(jì)數(shù)時(shí)，清零端和置9端中都必須至少有一個(gè)為“0”。構(gòu)成其它進(jìn)制的計(jì)數(shù)器電路時(shí)，就是要利用這些端的作用，使計(jì)數(shù)過(guò)程跳過(guò)某些狀態(tài)，達(dá)到形成其它進(jìn)制的計(jì)數(shù)器。例如，要用74LS90構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器，計(jì)數(shù)過(guò)程見(jiàn)狀態(tài)轉(zhuǎn)換真值表9-14。在觸發(fā)器的狀態(tài)為0101后，再來(lái)一個(gè)CP脈沖，電路的狀態(tài)回到0000，這就需要在計(jì)數(shù)器出現(xiàn)0110時(shí)，使復(fù)位端為1”，計(jì)數(shù)器狀態(tài)恢復(fù)到初始的0000，這種方法稱為反饋復(fù)位法。

9.3.3

計(jì)數(shù)器反饋復(fù)位法的反饋信號(hào)選擇及連接特點(diǎn)：利用74LS90構(gòu)成n進(jìn)制計(jì)數(shù)器時(shí)，由表示十進(jìn)制數(shù)n的二進(jìn)制代碼中找出“1”所對(duì)應(yīng)的Q端，從這些“1”端取出反饋信號(hào)，送入與門，與門的輸出端接復(fù)位端。

9.3.3

計(jì)數(shù)器表9-14六進(jìn)制計(jì)數(shù)器的真值表當(dāng)要構(gòu)成多位十進(jìn)制計(jì)數(shù)器時(shí)，就要將兩個(gè)（或多個(gè)）74LS90連接起來(lái)，方法是將相鄰兩個(gè)芯片的高位芯片的時(shí)鐘輸入端接低位芯片的最高位信號(hào)輸出端，形成十進(jìn)制的進(jìn)位關(guān)系。利用異步清零和異步置9端，也可以形成由某些狀態(tài)構(gòu)成的計(jì)數(shù)器。圖9.38是用兩個(gè)74LS90構(gòu)成的8421BCD碼24進(jìn)制計(jì)數(shù)器。

9.3.3

計(jì)數(shù)器圖9.38兩個(gè)74LS90構(gòu)成的8421BCD碼24進(jìn)制計(jì)數(shù)器555定時(shí)器是一種將模擬功能和數(shù)字功能巧妙地結(jié)合在一起的中規(guī)模集成電路。其電路功能靈活，應(yīng)用范圍廣，只要外接少量的阻容元件，就可以很方便地構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等電路。因而在信號(hào)的產(chǎn)生與變換、自動(dòng)檢測(cè)及控制、定時(shí)和報(bào)警、家用電器等方面都有廣泛的應(yīng)用。1．電路結(jié)構(gòu)圖9.39(a)是555定時(shí)器內(nèi)部組成框圖。它主要由兩個(gè)高精度電壓比較器A1、A2，一個(gè)RS觸發(fā)器，一個(gè)放電三極管T和三個(gè)5KΩ電阻的分壓器而構(gòu)成。

9.3.4555定時(shí)器

9.3.4555定時(shí)器（a）電路結(jié)構(gòu)

（b