數(shù)字邏輯及電路復(fù)習(xí)題及答案

〃數(shù)字邏輯與電路〃復(fù)習(xí)題

第一章數(shù)字邏輯根底（數(shù)制與編碼）

一、選擇題

1.以下代碼中為無權(quán)碼的為

A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼

2.以下代碼中為恒權(quán)碼的為j

A.8421BCD碼B.5421BCD碼C,余三碼D.格雷碼

3.一位十六進(jìn)制數(shù)可以用工位二進(jìn)制數(shù)來表示。

A.1B.2C,4D.16

4.十進(jìn)制數(shù)25用8421BCD碼表示為B。

A.10101B.00100101C.100101D.10101

5.在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無符號(hào)整數(shù)是CD。

A.(256)10B.(127)10C.(FF)16D.(255〕10

6.與十進(jìn)制數(shù)153.5〕I。等與的數(shù)或代碼為ABCD。

A.(01010011.010D8421BCDB.(35.8)16C.(110101.1)2D.(65.4)8

7.與八進(jìn)制數(shù)(47.3)s等值的數(shù)為：ABo

A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)2

8.常用的BCD碼有CD。

A.奇偶校驗(yàn)碼B.格雷碼C.8421碼D.余三碼

二、判斷題（正確打錯(cuò)誤的打X）

1.方波的占空比為0.5。［J）

2.8421碼1001比0001大。（義）

3.數(shù)字電路中用和〃0〃分別表示兩種狀態(tài)，二者無大小之分。（V）

4.格雷碼具有任何相鄰碼只有一位碼元不同的特性。（V〕

5.八進(jìn)制數(shù)［17）8比十進(jìn)制數(shù)［17）小。（V）

6.當(dāng)傳送十進(jìn)制數(shù)5時(shí)，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1。U）

7.十進(jìn)制數(shù)（9）比十六進(jìn)制數(shù)（9）16小。（X）

8.當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8）K,時(shí)，在校驗(yàn)位上出現(xiàn)了1時(shí)，說明在傳送過

程中出現(xiàn)了錯(cuò)誤。（V）

三、填空題

1.數(shù)字信號(hào)的特點(diǎn)是在時(shí)間上和幅值上都是斷續(xù)變化的,其高電平和低電平常用」

和0來表示。

2.分析數(shù)字電路的主要工具是邏輯代數(shù)，數(shù)字電路又稱作邏輯電路。

3.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有二進(jìn)制、八進(jìn)制、十六

進(jìn)制。

4.常用的BCD碼有8421BCD碼、2421BCD碼、5421BCD碼、余三碼等。

常用的可靠性代碼有格雷碼、奇偶校驗(yàn)碼。

5.(10110010.1011)2=(262.54)8=(B2,B)16

6.(35.4)8=(11101,1)2=(29.5)10=(1D.8)16=(0010

1001.0101)8421BCD

7.(39.75)10=(100111.11)=(47.6)s=(27.C)16

8.(5E.C)16=(1011110,11)2=(136.6).=(94,75)10=(10010100.0111

0101)8421BCD

9.(01111000)842皿=(1001110)2=(116)s=(78)10=

(4E)16

四、思考題

1.在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？

因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來表示

兩種不同的狀態(tài)。

2.格雷碼的特點(diǎn)是什么？為什么說它是可靠性代碼？

格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都一樣，它是一種循環(huán)碼。

這個(gè)特性使它在形成和傳輸過程中可能引起的錯(cuò)誤較少，因此稱之為可靠性代碼。

3.奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說它是可靠性代碼？

奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可

能出現(xiàn)的錯(cuò)誤。

第一章數(shù)字邏輯根底(函數(shù)與化簡)

一、選擇題

1.以下表達(dá)式中符合邏輯運(yùn)算法則的是D

A.C-C=C2B.1+1=10C,0<lD.A+l=l

2.邏輯變量的取值1和0可以表示：ABCDO

A.開關(guān)的閉合、斷開B.電位的高、低C.真與假D.電流的有、無

3.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有2個(gè)變量取值組合？

A.nB.2nC.n2D.2n

4.邏輯函數(shù)的表示方法中具有唯一性的是」

A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖

5.F=AB+BD+CDE+AD=AC□

A.AB+DB.（A+B）DC.（A+D）（B+D）D.（A+D）（B+D）

6.邏輯函數(shù)F=A十（A十3）=A

A.BB.AC.A十BD.入①8

7.求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的ACD。

A.〃?〃換成〃+〃，〃+"換成

B.原變量換成反變量，反變量換成原變量

C.變量不變

D.常數(shù)中〃0”換成〃1〃，換成〃0〃

E.常數(shù)不變

8.A+BC=Co

A、A+BB、A+CC、（A+B）（A+C）D、B+C

9.在何種輸入情況下，〃與非〃運(yùn)算的結(jié)果是邏輯0。D

A.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是1

10.在何種輸入情況下，〃或非〃運(yùn)算的結(jié)果是邏輯0。BCD

A.全部輸入是0B.全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為1

二、判斷題（正確打一,錯(cuò)誤的打X）

1.邏輯變量的取值，I比0大。（X）。

2.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（一）。

3.假設(shè)兩個(gè)函數(shù)具有一樣的真值表，則兩個(gè)邏輯函數(shù)必然相等。（/

4.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（X）

5.假設(shè)兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。

6.假設(shè)兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（X〕

7.邏輯函數(shù)兩次求反則復(fù)原，兩次作對(duì)偶式變換也復(fù)原為它本身。（J）

8.邏輯函數(shù)丫=人Z+；^+三C+Bd已是最簡與或表達(dá)式。（X）

9.因?yàn)檫壿嫳磉_(dá)式AZ+'B+AB=A+B+AB成立，所以AE+，B=A+B成立。（X）

10.對(duì)邏輯函數(shù)Y=AZ+入B+ZC+BQ利用代入規(guī)則，令A(yù)=BC代入，得Y=

BCB+BCB+BC+BC=BC+BC（X）

三、填空題

1.邏輯代數(shù)又稱為布爾代數(shù)。最根本的邏輯關(guān)系有與、或、非三種。常用

的導(dǎo)出邏輯運(yùn)算為與非、或非、與或非、同或、異或。

2.邏輯函數(shù)的常用表示方法有邏輯表達(dá)式、真值表、邏輯圖。

3.邏輯代數(shù)中與普通代數(shù)相似的定律有交換律、分配律、結(jié)合律。摩

根定律又稱為反演定律。

4.邏輯代數(shù)的三個(gè)重要規(guī)則是代入規(guī)則、對(duì)偶規(guī)則、反演規(guī)則。

5.邏輯函數(shù)F=K+B+1D的反函數(shù)A否（C+.）。

6.邏輯函數(shù)F=A（B+C〕」的對(duì)偶函數(shù)是A+BC+°。

7.添加項(xiàng)公式AB+NC+BC=AB+，C的對(duì)偶式為（A+B）（彳+C）（BY）=（A+B）（-+C）。

8.邏輯函數(shù)F=入96萬+A+B+C+D=_」o

9.邏輯函數(shù)F=A5+羸+通+A8=0。

10.函數(shù)的對(duì)偶式為G+豆二/，則它的原函數(shù)為三1三五三_。

四、思考題

1.邏輯代數(shù)與普通代數(shù)有何異同？

都有輸入、輸出變量，都有運(yùn)算符號(hào)，且有形式上相似的*些定理，但邏輯代數(shù)的取

值只能有0和1兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。

2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？

通常從真值表容易寫出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從

與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。

3.為什么說邏輯等式都可以用真值表證明？

因?yàn)檎嬷当砭哂形ㄒ恍浴?/p>

4.對(duì)偶規(guī)則有什么用處？

可使公式的推導(dǎo)和記憶減少一半，有時(shí)可利于將或與表達(dá)式化簡。

第二章邏輯門電路

一、選擇題

1.三態(tài)門輸出高阻狀態(tài)時(shí)，ABD是正確的說法。

A.用電壓表測量指針不動(dòng)B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動(dòng)

2.以下電路中可以實(shí)現(xiàn)〃線與〃功能的有CD0

A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門

3.以下電路中常用于總線應(yīng)用的有A。

A.TSLHB.0C門C.漏極開路門D.CMOS與非門

4.邏輯表達(dá)式Y(jié)=AB可以用C實(shí)現(xiàn)。

A.或門B.非門C.與門

5.在正邏輯系統(tǒng)中TTL電路的以下輸入中上旦^_相當(dāng)于輸入邏輯。

A,懸空B.經(jīng)2.7kQ電阻接電源C.經(jīng)2.7kQ電阻接地D.經(jīng)510Q電阻接地

6.對(duì)于TTL與非門閑置輸入端的處理，可以ABD。

A.接電源B.通過電阻3k。接電源C.接地D.與有用輸入端并聯(lián)

7.要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RiC。

A.>RONB.<ROFFC.ROFF<RI<ROND.>R0FF

二、判斷題（正確打一,錯(cuò)誤的打x）

1.TTL與非門的多余輸入端可以接高電平Vcc。（《〕

2.當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1?！?/p>

3.普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。

4.兩輸入端四與非門器件74LS00與7400的邏輯功能完全一樣。

5.CMOS或非門與TTL或非門的邏輯功能完全一樣。

6.三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（X〕

7.TTL集電極開路門輸出為1時(shí)由外接電源和電阻提供輸出電流。（一〕

8.一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（X）

9.CMOS0D門（漏極開路門〕的輸出端可以直接相連，實(shí)現(xiàn)線與。

10.TTL0C門（集電極開路門〕的輸出端可以直接相連，實(shí)現(xiàn)線與。

三、填空題

1.集電極開路門的英文縮寫為OC門,工作時(shí)必須外加電源和負(fù)載。

2.0C門稱為集電極開路門門,多個(gè)0C門輸出端并聯(lián)到一起可實(shí)現(xiàn)線與功能。

3.TTL與非門電壓傳輸特性曲線分為飽和區(qū)、轉(zhuǎn)折區(qū)、線性區(qū)、截止區(qū)。

第三章組合邏輯電路

一、選擇題

1.以下表達(dá)式中不存在競爭冒險(xiǎn)的有CD。

A.Y=B+ABB.Y=AB+BCC.Y=ABC+ABD.Y=（A+B）A5

2.假設(shè)在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為B位。

A.5B.6C.10D.50

3.一個(gè)16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有上個(gè)。

A.1B.2C.4D.16

4.以下各則等式中無冒險(xiǎn)現(xiàn)象細(xì)數(shù)式有上。

A.F=JC+AC+ABBF=AC+BC+AB

C.F=AC+BC+AB+ABDF=~BC+AC+AB+BC+AB+AC

E.F=BC+AC+AB+AB

5.函數(shù)廠=就+45+,心，當(dāng)變量的取值為ACD時(shí),將出現(xiàn)冒險(xiǎn)現(xiàn)象。

A.B=C=1B.B=C=0C.A=1,C=0D.A=0,B=0

6.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入*i和地址碼Ai之間的邏輯表達(dá)式為Y=

A_o

A.AiAQXQ+AIA0X,J+AJAQX2+AJAQXJB.AiAoXgC.AiAQX^D.AQX3

7.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有上一個(gè)。

A.1B.2C.3D.4E.8

8.在以下邏輯電路中，不是組合邏輯電路的有D。

A.譯碼器B.編碼器C.全加器D.存放器

9.八路數(shù)據(jù)分配器，其地址輸入端有C個(gè)。

A.1B.2C.3D.4E.8

10.組合邏輯電路消除競爭冒險(xiǎn)的方法有AB。

修改邏輯設(shè)計(jì)B.在輸出端接入濾波電容

C.后級(jí)加緩沖電路D.屏蔽輸入信號(hào)的尖峰干擾

二、判斷題（正確打一,錯(cuò)誤的打X）

1.優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。lx）

2.編碼與譯碼是互逆的過程。

3.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。

4.半導(dǎo)體數(shù)碼（LED）顯示器的工作電流大，每筆劃約10mA左右，因此，需要考慮電流

驅(qū)動(dòng)能力問題。

5.共陰接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng)。［一）

6.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。

7.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（X〕

8.組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（x）

三、填空題

1.LED數(shù)碼顯示器的部接法有兩種形式：共陰接法和共陽接法。

2.對(duì)于共陽接法的LED數(shù)碼顯示器，應(yīng)采用低電平電平驅(qū)動(dòng)的七段顯示譯碼器。

3.消除意爭冒險(xiǎn)的方法有修改邏輯設(shè)計(jì)、接入濾波電容、加選通脈

過____等。

第四章時(shí)序邏輯電路（觸發(fā)器）

一、選擇題

1.N個(gè)觸發(fā)器可以構(gòu)成能存放一位二進(jìn)制數(shù)碼的存放器。

A.N-lB,NC.N+lD.2N

2.一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有C個(gè)穩(wěn)態(tài)。

A.0B.1C.2D.3E.4

3.存儲(chǔ)8位二進(jìn)制信息要』一個(gè)觸發(fā)器。

A.2B.3C.4D.8

4.對(duì)于T觸發(fā)器，假設(shè)原態(tài)Qn=O,欲使新態(tài)Qn+l=l,應(yīng)使輸入T=BD。

A.0B.1C.QD.Q

5.對(duì)于T觸發(fā)器，假設(shè)原態(tài)Qn=1,欲使新態(tài)Qn+1=1,應(yīng)使輸入士AD0

A.0B.1C.QD.Q

6.對(duì)于D觸發(fā)器，欲使Qn+l=Qn,應(yīng)使輸入D=C。

A.0B.1C.QD.Q

7.對(duì)于JK觸發(fā)器，假設(shè)尸K,則可完成口觸發(fā)器的邏輯功能。

A.RSB.DC.TD.T/

8.欲使JK觸發(fā)器按Qn+l=Qn工作，可使JK觸發(fā)器的輸入端ABDE。

A.J=K=OB.J=Q,K=OC.J=O,K=QD.J=Q,K=0E.J=0,K=?

9.欲使JK觸發(fā)器按Qn+l=On工作，可使JK觸發(fā)器的輸入端ACDE。

A.J=K=1B.J=Q,K=OC.J=?,K=QD.J=Q,K=1E.J=l,K=Q

10.欲使JK觸發(fā)器按Qn+l=0工作，可使JK觸發(fā)器的輸入端BCD。

A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=1

11.欲使JK觸發(fā)器按Qn+l=l工作，可使JK觸發(fā)器的輸入端BCE。

A.J=K=1B.J=l,K=0C.J=K=QD.J=K=0E.J=?,K=0

12.欲使D觸發(fā)器按Qn+l=0n工作，應(yīng)使輸入D=D。

A.0B.1C.QD.Q

13.以下觸發(fā)器中，沒有約束條件的是D。

A.根本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器

14.描述觸發(fā)器的邏輯功能的方法有ABCD。

A.狀態(tài)轉(zhuǎn)換真值表B.特性方程C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖

15.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使A。

A.J=D,K=DB.K=D,J=DC.J=K=DD.J=K=D

二、判斷題（正確打一,錯(cuò)誤的打X）

1.D觸發(fā)器的特性方程為Qn+1=D,與Qn無關(guān)，所以它沒有記憶功能。（X）

2.RS觸發(fā)器的約束條件RS=O表示不允許出現(xiàn)R=S=1的輸入。

3.主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全一樣。

4.假設(shè)要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選

用T觸發(fā)器，且令T=A。（X）

5.由兩個(gè)TTL或非門構(gòu)成的根本RS觸發(fā)器，當(dāng)R=S=O時(shí)，觸發(fā)器的狀態(tài)為不定（X）。

6.對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（X）

三、填空題

1.觸發(fā)器有2個(gè)穩(wěn)態(tài),存儲(chǔ)8位二進(jìn)制信息要工個(gè)觸色器。_

_2.一個(gè)根本RS觸發(fā)器在正常工作時(shí)，它的約束條件是A+?=l,則它不允許輸入

且＞=_0_的信號(hào)。

3.觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為Q=l、O=0,0狀態(tài)為Q=0、

Q=l,可見觸發(fā)器的狀態(tài)指的是Q端的狀態(tài)。

4.一個(gè)根本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件

是RS二0。

第四章時(shí)序邏輯電路（分析與設(shè)計(jì)）

一、選擇題

1.同步計(jì)數(shù)器和異步計(jì)數(shù)器比擬，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是5_。

A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時(shí)鐘CP控制。

2.把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到上進(jìn)制計(jì)數(shù)器。

A.4B.5C.9D.20

3.以下邏輯電路中為時(shí)序邏輯電路的是C。

A.譯碼器B.加法器C.數(shù)碼存放器D.數(shù)據(jù)選擇器

4.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度〔進(jìn)制數(shù)）為D的計(jì)數(shù)器。

A.NB.2NC.N2D.2N

5.N個(gè)觸發(fā)器可以構(gòu)成能存放B位二進(jìn)制數(shù)碼的存放器。

A.N-lB.NC.N+lD.2N

6.五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長度為A。

A.5B.10C.25D.32

7.同步時(shí)序電路和異步時(shí)序電路比擬，其差異在于后者B。

A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制

C.沒有穩(wěn)定狀態(tài)D.輸出只與部狀態(tài)有關(guān)

8.一位8421BCD碼計(jì)數(shù)器至少需要工個(gè)觸發(fā)器。

A.3B.4C.5D.10

9.欲設(shè)計(jì)0,1,2,3,4,5,6,7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)

制計(jì)數(shù)器，最少應(yīng)使用B級(jí)觸發(fā)器。

A.2B.3C.4D.8

10.8位移位存放器，串行輸入時(shí)經(jīng)。個(gè)脈沖后，8位數(shù)碼全部移入存放器中。

A.1B.2C.4D.8

11.用二進(jìn)制異步計(jì)數(shù)器從。做加法，計(jì)到十進(jìn)制數(shù)178,則最少需要D個(gè)觸發(fā)器。

A.2B.6C.7D.8E.10

12.*移位存放器的時(shí)鐘脈沖頻率為lOOKHz,欲將存放在該存放器中的數(shù)左移8位，完

成該操作需要B時(shí)間。

A.10/zSB.80/zSC.100/zSD.800ms

13.假設(shè)用JK觸發(fā)器來實(shí)現(xiàn)特性方型為十+1=AQ-+AB,則JK端的方程為AB。

A.J=AB,K=A7BB.J=AB,K=ABC.J=Q,K=ABD.J=屈，K=AB

14.假設(shè)要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用C個(gè)觸發(fā)

器。

A.2B.3C.4D.10

二、判斷題（正確打一,錯(cuò)誤的打X）

1.同步時(shí)序電路由組合電路和存儲(chǔ)器兩局部組成。

2.組合電路不含有記憶功能的器件。

3.時(shí)序電路不含有記憶功能的器件。［X）

4.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。

5.異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（X）

6.環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（X）

7.環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。

8.計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（X〕

9.計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（X）

10.D觸發(fā)器的特征方程，T=D,而與Q"無關(guān)，所以，D觸發(fā)器不是時(shí)序

電路。［X）

11.在同步時(shí)序電路的設(shè)計(jì)中，假設(shè)最簡狀態(tài)表中的狀態(tài)數(shù)為2',而又是用N級(jí)觸發(fā)

器來實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。

12.把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（X）

13.同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同

步二進(jìn)制計(jì)數(shù)器。（X〕

14.利用反應(yīng)歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，假設(shè)為異步置零方式，則狀態(tài)SN只是短暫

的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。

三、填空題

1.存放器按照功能不同可分為兩類：移位存放器和數(shù)碼存放器。

2.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時(shí)序

邏輯電路。

3.由四位移位存放器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生個(gè)順序脈沖。

4.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為此匕時(shí)序電路和金步

時(shí)序電路。

第五章半導(dǎo)體存儲(chǔ)器

一、選擇題

1.一個(gè)容量為1KX8的存儲(chǔ)器有BD個(gè)存儲(chǔ)單元。

A.8B.8KC.8000D.8192

2.要構(gòu)成容量為4KX8的RAM,需要D片容量為256X4的RAM。

A.2B.4C,8D.32

3.尋址容量為16Kx8的RAM需要C根地址線。

A.4B.8C.14D.16E.16K

4.假設(shè)RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線

（即字線+位線〕共有C條。

A.8B.16C.32D.256

5.*存儲(chǔ)器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為C。

A.8X3B.8KX8C.256X8D.256X256

6.采用對(duì)稱雙地址構(gòu)造尋址的1024X1的存儲(chǔ)矩陣有金

A.10行10列B.5行5列C.32行32列D.1024行1024列

7.隨機(jī)存取存儲(chǔ)器具有功能。

A.讀/寫B(tài).無讀/寫C.只讀D.只寫

8.欲將容量為128X1的RAM擴(kuò)展為1024X8,則需要控制各片選端的輔助譯碼器的

輸出端數(shù)為D。

A.1B.2C.3D.8

9.欲將容量為256X1的RAM擴(kuò)展為1024X8,則需要控制各片選端的輔助譯碼器的

輸入端數(shù)為上。

A.4B.2C.3D.8

10.只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有上—功能。

A,讀/無寫B(tài).無讀/寫C.讀/寫D.無讀/無寫

11.只讀存儲(chǔ)器ROM中的容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的容D。

A.全部改變B.全部為0C.不可預(yù)料D.保持不變

12.隨機(jī)存取存儲(chǔ)器RAM中的容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的容C。

A.全部改變B.全部為1C.不確定D.保持不變

13.一個(gè)容量為512X1的靜態(tài)RAM具有A。

A.地址線9根，數(shù)據(jù)線1根B.地址線1根，數(shù)據(jù)線9根

C.地址線512根，數(shù)據(jù)線9根D.地址線9根，數(shù)據(jù)線512根

14.用假設(shè)干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將ACD相應(yīng)地并聯(lián)在一起。

A.地址線B.數(shù)據(jù)線C.片選信號(hào)線D.讀/寫線

15.PROM的與陣列（地址譯碼器）是顯。

A.全譯碼可編程陣列B.全譯碼不可編程陣列

C.非全譯碼可編程陣列D.非全譯碼不可編程陣列

二、判斷題（正確打錯(cuò)誤的打X）

1.實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲(chǔ)容量。

2.RAM由假設(shè)干位存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存放一位二進(jìn)制信息。

3.動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新，以防止電容上存儲(chǔ)的信息喪失。

4.用2片容量為16Kx8的RAM構(gòu)成容量為32Kx8的RAM是位擴(kuò)展。（X）

5.所有的半導(dǎo)體存儲(chǔ)器在運(yùn)行時(shí)都具有讀和寫的功能。（X〕

6.ROM和RAM中存入的信息在電源斷掉后都不會(huì)喪失。（X）

7.RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會(huì)改變。（X）

8.存儲(chǔ)器字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制數(shù)個(gè)芯片的片選輸入端來實(shí)現(xiàn)。

9.PROM的或陣列（存儲(chǔ)矩陣〕是可編程陣列。（

10.ROM的每個(gè)與項(xiàng)（地址譯碼器的輸出〕都一定是最小項(xiàng)。（V）

第七章AD-DA習(xí)題

一、選擇題

1.一個(gè)無符號(hào)8位數(shù)字量輸入的DAC,其分辨率為D位。

A.1B.3C.4D.8

2.一個(gè)無符號(hào)10位數(shù)字輸入的DAC,其輸出電平的級(jí)數(shù)為CD。

A.4B.10C.1024D.210

3.一個(gè)無符號(hào)4位權(quán)電阻DAC,最低位處的電阻為40KQ