數(shù)字電路試驗(yàn)指導(dǎo)書(shū)

數(shù)字邏輯電路試驗(yàn)指導(dǎo)書(shū)南京師范大學(xué)計(jì)算機(jī)系．10

TOC\o"1-4"\h\z數(shù)字邏輯電路試驗(yàn)DigitalLogicCircuitsExperiments一、試驗(yàn)?zāi)繕?biāo)要求：數(shù)字邏輯電路試驗(yàn)是計(jì)算機(jī)科學(xué)和技術(shù)專業(yè)基礎(chǔ)試驗(yàn)，和數(shù)字邏輯電路理論課程同時(shí)開(kāi)設(shè)（不單獨(dú)設(shè)課），是理論教學(xué)深化和補(bǔ)充，同時(shí)又含有較強(qiáng)實(shí)踐性，其目標(biāo)是經(jīng)過(guò)若干試驗(yàn)項(xiàng)目標(biāo)學(xué)習(xí)，使學(xué)生掌握數(shù)字電子技術(shù)試驗(yàn)基礎(chǔ)方法和試驗(yàn)技能，培養(yǎng)獨(dú)立分析問(wèn)題和處理問(wèn)題能力。二、試驗(yàn)關(guān)鍵內(nèi)容：教學(xué)內(nèi)容分為基礎(chǔ)型、綜合型，設(shè)計(jì)型和研究型，教學(xué)計(jì)劃分為多個(gè)層次，學(xué)生依據(jù)其專業(yè)特點(diǎn)和自己能力選擇試驗(yàn)，1～2人一組。但每個(gè)學(xué)生必需選做基礎(chǔ)型試驗(yàn)，綜合型試驗(yàn)，基礎(chǔ)型試驗(yàn)?zāi)繕?biāo)關(guān)鍵是培養(yǎng)學(xué)生正確使用常見(jiàn)電子儀器，掌握數(shù)字電路基礎(chǔ)測(cè)試方法。按試驗(yàn)課題要求，掌握設(shè)計(jì)和裝接電路，科學(xué)地設(shè)計(jì)試驗(yàn)方法，合理地安排試驗(yàn)步驟能力。掌握利用理論知識(shí)及實(shí)踐經(jīng)驗(yàn)排除故障能力。綜合型試驗(yàn)?zāi)繕?biāo)就是培養(yǎng)學(xué)生初步掌握利用EDA軟件能力，并以可編程器件應(yīng)用為目標(biāo)，培養(yǎng)學(xué)生對(duì)新技術(shù)應(yīng)用能力。初步含有撰寫(xiě)規(guī)范技術(shù)文件能力。設(shè)計(jì)型試驗(yàn)?zāi)繕?biāo)就是培養(yǎng)學(xué)生綜合利用已經(jīng)學(xué)過(guò)電子技術(shù)基礎(chǔ)課程和EDA軟件進(jìn)行電路仿真試驗(yàn)?zāi)芰?，并設(shè)計(jì)出部分簡(jiǎn)單綜合型系統(tǒng)，同時(shí)在條件許可情況下，可開(kāi)設(shè)部分研究型試驗(yàn)，其目標(biāo)是利用優(yōu)異EDA軟件進(jìn)行電路仿真，結(jié)合具體題目，采取軟、硬件結(jié)合方法，進(jìn)行復(fù)雜數(shù)字電子系統(tǒng)設(shè)計(jì)。數(shù)字邏輯電路試驗(yàn)試驗(yàn)1門(mén)電路邏輯功效測(cè)試試驗(yàn)預(yù)習(xí)1仔細(xì)閱讀試驗(yàn)指導(dǎo)書(shū)，了解試驗(yàn)內(nèi)容和步驟。2復(fù)習(xí)門(mén)電路工作原理及對(duì)應(yīng)邏輯表示式。3熟悉所用集成電路引線位置及各引線用途。4熟悉TTL門(mén)電路邏輯功效測(cè)試。5了解數(shù)字邏輯綜合試驗(yàn)裝置相關(guān)功效和使用方法。試驗(yàn)?zāi)繕?biāo)1熟悉數(shù)字邏輯試驗(yàn)裝置相關(guān)功效和使用方法。2熟悉雙蹤示波器相關(guān)功效和使用方法。3掌握門(mén)電路邏輯功效，熟悉其外形和外引線排列。4學(xué)習(xí)門(mén)電路測(cè)試方法。試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2數(shù)字萬(wàn)用表 一塊3雙蹤示波器 一臺(tái)4器件 74LS00 二輸入端四和非門(mén) 2片 74LS20 四輸入端雙和非門(mén) 1片 74LS86 兩輸入端四異或門(mén) 1片 74LS04 六反相器 1片試驗(yàn)原理說(shuō)明數(shù)字電路關(guān)鍵研究電路輸出和輸入之間邏輯關(guān)系，這種邏輯關(guān)系是由門(mén)電路組合來(lái)實(shí)現(xiàn)。門(mén)電路是數(shù)字電路基礎(chǔ)單元電路。門(mén)電路輸出有三種類型：圖騰柱輸出（通常TTL門(mén)電路）、集電極開(kāi)路（OC門(mén)）輸出和三態(tài)（3S）輸出。它們類型、邏輯式、邏輯符號(hào)和參考型號(hào)見(jiàn)表1-0。門(mén)電路輸入和輸出量均為1和0兩種邏輯狀態(tài)。我們?cè)谠囼?yàn)中能夠用乒乓開(kāi)關(guān)兩種位置表示輸入1和0兩種狀態(tài)，當(dāng)輸入端為高電平時(shí)，對(duì)應(yīng)輸入端處于1位置，當(dāng)輸入端為低電平時(shí)，對(duì)應(yīng)輸入端處于0位置。我們也能夠用發(fā)光二極管兩種狀態(tài)表示輸出1和0兩種狀態(tài)，當(dāng)輸出端為高電平時(shí)，對(duì)應(yīng)發(fā)光二極管亮，當(dāng)輸出端為低電平時(shí)，對(duì)應(yīng)發(fā)光二極管不亮。我們還能夠用數(shù)字萬(wàn)用表直接測(cè)量輸出端電壓值，當(dāng)電壓值為3.6V左右時(shí)為高電平，表示1狀態(tài)；當(dāng)電壓值為0.3V以下時(shí)為低電平，表示0狀態(tài)。在試驗(yàn)中，我們能夠經(jīng)過(guò)測(cè)試門(mén)電路輸入和輸出邏輯關(guān)系，分析和驗(yàn)證門(mén)電路邏輯功效。我們?cè)囼?yàn)中集成電路芯片關(guān)鍵以TTL集成電路為主。表1-0 門(mén)電路邏輯功效類型邏輯式邏輯符號(hào)參考型號(hào)和門(mén)Y=A·B74087409(OC)74117415(OC)7421或門(mén)Y=A+B7432緩沖器無(wú)放大作用Y=A4050有放大作用4017(OC)非門(mén)（反相器）無(wú)放大作用Y=74047405（OC）有放大作用7406（OC）和非門(mén)Y=74007403(OC)74107412(OC)74207422(OC)或非門(mén)Y=74027427（OC）和或非門(mén)Y=7451異或門(mén)Y=A⊕B=A+B7486OC門(mén)以和非門(mén)為例Y=7403（OC）三態(tài)門(mén)（3S門(mén)）EN=1時(shí)，Y=AEN=0時(shí)，Y=高阻態(tài)74126=1時(shí)，Y=A=0時(shí)，Y=高阻態(tài)74125傳輸門(mén)C=1，TG通C=0，TG斷TTL門(mén)電路是集成邏輯電路一個(gè)，是晶體管——晶體管邏輯門(mén)電路簡(jiǎn)稱。它含有參數(shù)穩(wěn)定，工作可靠，開(kāi)關(guān)速度高等優(yōu)點(diǎn)。試驗(yàn)中集成電路芯片關(guān)鍵以TTL集成電路為主。1基礎(chǔ)門(mén)電路有和門(mén)、或門(mén)和非門(mén)。和門(mén)邏輯功效是：有0出0，全1出1。其邏輯表示式為Y=AB。常見(jiàn)和門(mén)有：74LS08（四2輸入和門(mén)）、74LS09（四2輸入和門(mén)——OC門(mén)）、74LS11（三3輸入和門(mén)）、74LS15（三3輸入和門(mén)——OC門(mén)）、74LS21（雙4輸入和門(mén)）?；蜷T(mén)邏輯功效是：有1出1，全0出0。其邏輯表示式為Y=A+B。常見(jiàn)或門(mén)有：74LS32（四2輸入或門(mén)）。非門(mén)邏輯功效是：入1出0，入0出1。其邏輯表示式為Y=。常見(jiàn)非門(mén)有：74LS04（六反相器）、74LS05（六反相器——OC門(mén)）。2和非門(mén)是由和門(mén)和非門(mén)有機(jī)組合而成，它邏輯功效是有0出1，全1出0。其邏輯表示式為Y=。常見(jiàn)和非門(mén)有：74LS00（四2輸入和非門(mén)）、74LS03（四2輸入和非門(mén)——OC門(mén)）、74LS10（三3輸入和非門(mén)）、74LS12（三3輸入和非門(mén)——OC門(mén)）、74LS20（雙4輸入和非門(mén)）、74LS22（雙4輸入和非門(mén)——OC門(mén)）、74LS30（8輸入和非門(mén)）?；蚍情T(mén)是由或門(mén)和非門(mén)有機(jī)組合而成，它邏輯功效是有1出0，全0出1。其邏輯表示式為Y=。常見(jiàn)或非門(mén)有：74LS02（四2輸入或非門(mén)）、74LS27（三3輸入或非門(mén)）。3異或門(mén)邏輯功效是：兩輸入端相異得1，相同得0。其邏輯表示式是Y=A+B=A⊕B。常見(jiàn)異或門(mén)有：74LS86（四2輸入異或門(mén)）。同或門(mén)邏輯功效是：兩輸入端相同得1，相異得0。其邏輯表示式是：Y=AB+=A⊙B。4能夠用一個(gè)邏輯門(mén)組成另一個(gè)邏輯門(mén)，比如，用和非門(mén)組成和門(mén)、或門(mén)等。圖1-1所表示。圖1-1用和非門(mén)組成或門(mén)邏輯圖5門(mén)電路能夠作為控制門(mén)。以圖1-2所表示2輸入和非門(mén)為例，用任一端A作為輸入端，而另一端B為控制端。若B=1，則門(mén)打開(kāi)，能夠進(jìn)行信息傳輸，即Y=；若B=0，門(mén)關(guān)閉，信息不能經(jīng)過(guò)，Y=1。 （a）邏輯圖 （b）波形圖圖1-2 控制門(mén)試驗(yàn)內(nèi)容及步驟選擇試驗(yàn)用集成電路，將被測(cè)器件插入搭試板上14芯插座中，并按下鎖緊開(kāi)關(guān)。用導(dǎo)線將器件14引腳和搭試板上+5V電源相連，器件第7引腳和搭試板上GND相連，然后選擇公共板上開(kāi)關(guān)作為輸入信號(hào)，發(fā)光二極管作為輸出信號(hào)，按自己設(shè)計(jì)試驗(yàn)接線圖接好連線。尤其注意VCC及GND不能接錯(cuò)。試驗(yàn)中改動(dòng)接線須先斷開(kāi)電源，接好線后再通電試驗(yàn)。1和非門(mén)和異或門(mén)邏輯功效測(cè)試。(1)74LS20雙4輸入和非門(mén)邏輯功效測(cè)試(2)74LS86四2輸入異或門(mén)邏輯功效測(cè)試2依據(jù)電路圖寫(xiě)出邏輯關(guān)系表示式。(1)用74LS00按圖1-3，1-4接線，將輸入輸出邏輯關(guān)系分別填入表1-1、表1-2中。(2)寫(xiě)出下面圖1-3，1-4兩個(gè)電路邏輯表示式。輸入輸出ABY00011011表1-1圖1-3 表1-2輸入輸出ABYZ00011011圖1-43利用和非門(mén)控制輸出。用一片74LS00按圖1-5接線，S接任一電平開(kāi)關(guān)，用示波器觀察S對(duì)輸出脈沖控制作用。圖1-54用和非門(mén)組成其它門(mén)電路并測(cè)試驗(yàn)證。(1)組成或非門(mén)a.用一片2輸入端四和非門(mén)組成或非門(mén)Y===b.畫(huà)出電路圖c.測(cè)試并填表1-3表1-3輸入輸出ABY00011011(2)組成異或門(mén)a.將異或門(mén)表示式轉(zhuǎn)化為和非門(mén)表示式b.畫(huà)出邏輯電路圖c.測(cè)試并填表1-4表1-4ABY000110115邏輯門(mén)傳輸延遲時(shí)間測(cè)量。用六反相器（非門(mén)）按圖1-6接線，輸入200KHz連續(xù)脈沖，用雙蹤示波器測(cè)量輸入、輸出相位差，計(jì)算每個(gè)門(mén)平均傳輸延遲時(shí)間值。圖1-66用基礎(chǔ)門(mén)電路組裝一個(gè)譯碼電路：將BCD8421碼轉(zhuǎn)換成格雷碼。試驗(yàn)統(tǒng)計(jì)1按各步驟要求畫(huà)邏輯圖、填表，并分析其特點(diǎn)。2畫(huà)出試驗(yàn)中電路圖，分析其功效，寫(xiě)出其真值表和邏輯表示式。3總結(jié)門(mén)電路類型。試驗(yàn)匯報(bào)及思索試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含步驟圖和電路圖等），試驗(yàn)統(tǒng)計(jì)結(jié)果結(jié)果并回復(fù)以下問(wèn)題（最少三個(gè)以上）。1TTL門(mén)電路有一個(gè)輸入端懸空，相當(dāng)于該端輸入什么信號(hào)？2當(dāng)和非門(mén)只用一個(gè)輸入端，其它輸入端懸空時(shí)，該元件含有什么功效？3異或門(mén)又稱可控反相器，為何？4門(mén)電路不加電源和地，能夠正常工作嗎？5怎樣判定門(mén)電路邏輯功效是否正常？6和非門(mén)一個(gè)輸入接連續(xù)脈沖，其它端什么狀態(tài)時(shí)許可脈沖經(jīng)過(guò)？什么狀態(tài)時(shí)嚴(yán)禁脈沖經(jīng)過(guò)？試驗(yàn)2組合邏輯電路分析和設(shè)計(jì)試驗(yàn)預(yù)習(xí)1仔細(xì)閱讀試驗(yàn)指導(dǎo)書(shū)，了解試驗(yàn)內(nèi)容和步驟。2復(fù)習(xí)半加器、全加器和多位加法器邏輯功效。3設(shè)計(jì)試驗(yàn)任務(wù)中要求組裝電路，選擇集成電路，畫(huà)出試驗(yàn)線路圖。設(shè)計(jì)時(shí)，可盡可能選擇和非門(mén)、譯碼器、數(shù)據(jù)選擇器。試驗(yàn)?zāi)繕?biāo)1熟悉譯碼器、數(shù)據(jù)選擇器結(jié)構(gòu)和功效測(cè)試方法。2掌握譯碼器、數(shù)據(jù)選擇器邏輯功效及其應(yīng)用。3掌握半加器、全加器和多位加法器邏輯功效。4掌握用門(mén)電路組成組合邏輯電路設(shè)計(jì)、組裝和功效測(cè)試基礎(chǔ)方法。5熟悉TTL加法器功效測(cè)試方法。6學(xué)習(xí)排查故障方法。試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2數(shù)字萬(wàn)用表 一塊3器件74LS138 3-8譯碼器 1片74LS151 8-3數(shù)據(jù)選擇器 2片74LS20（雙-4輸入和非門(mén)） 1片74LS00（四-2輸入和非門(mén)） 1片74LS04（六反相器） 1片試驗(yàn)原理說(shuō)明計(jì)算機(jī)中數(shù)操作全部是以二進(jìn)制進(jìn)位，最基礎(chǔ)運(yùn)算就是加法運(yùn)算。根據(jù)進(jìn)位是否加入，加法器分半加器和全加器兩種。半加器計(jì)算機(jī)中異或指令功效就是求兩個(gè)操作數(shù)各位半加和。一位半加器有兩個(gè)輸入、兩個(gè)輸出。一位半加器真值表見(jiàn)表2-1，據(jù)真值表可得到半加器輸出函數(shù)表示式：表2-1 一位半加器真值表輸入輸出BiAiSiCi0000011010101101Si==Ai⊕BiCi=Ai·Bi邏輯表示式硬件實(shí)現(xiàn)，則要依據(jù)所提供試驗(yàn)芯片。集成電路正異或門(mén)74LS86就是一位半加器。全加器計(jì)算機(jī)中加法器通常就是全加器，它實(shí)現(xiàn)多位帶進(jìn)位加法。下面以一位全加器為例介紹。一位全加器有三個(gè)輸入、兩個(gè)輸出?！斑M(jìn)位入”Ci-1指是低位進(jìn)位輸出，“進(jìn)位出”Ci即是本位進(jìn)位輸出。一位全加器真值表見(jiàn)表2-2。表2-2 一位全加器真值表輸入輸出Ci-1BiAiSiCi0000000110010100110110010101011100111111依據(jù)表3-2便可寫(xiě)出邏輯函數(shù)表示式：Si==（Ai⊕Bi）⊕Ci-1Ci=Ai·Bi+Ai·Ci-1+Bi·Ci-1=Ai·(Bi+Ci-1)+Bi·Ci-1一位全加器卡諾圖圖2-1所表示圖2-1 一位全加器卡諾圖全加功效硬件實(shí)現(xiàn)，有多個(gè)方法。比如，能夠把全加和看作是Ai和Bi半加和Hi和進(jìn)位輸入Ci-！半加和來(lái)實(shí)現(xiàn)。多位全加器就是在一位全加器原理上擴(kuò)展而成。集成電路全加器有74LS80（一位全加器）、74LS81（二位全加器）、74LS83（四位全加器）等。用中規(guī)模集成電路實(shí)現(xiàn)邏輯函數(shù)關(guān)鍵點(diǎn)是：先將函數(shù)化為最小項(xiàng)表示式（列其真值表），再利用集成電路內(nèi)部邏輯關(guān)系，配接必需外電路來(lái)實(shí)現(xiàn)此表示式。用中規(guī)模集成電路實(shí)現(xiàn)邏輯函數(shù)，方法簡(jiǎn)便，使用靈活，線路簡(jiǎn)單，其應(yīng)用日益廣泛。試驗(yàn)內(nèi)容及步驟1用3線-8線譯碼器74LS138及門(mén)電路74LS20（雙4輸入和非門(mén)）各1片，設(shè)計(jì)、組裝全加器依據(jù)所設(shè)計(jì)電路接線，根據(jù)全加器真值表驗(yàn)證設(shè)計(jì)正確性，分析試驗(yàn)中出現(xiàn)問(wèn)題及處理方法并將試驗(yàn)測(cè)試結(jié)果統(tǒng)計(jì)在自擬表格中。

2用2片八選1數(shù)據(jù)選擇器74LS151組裝全加器依據(jù)所設(shè)計(jì)電路接線，根據(jù)全加器真值表驗(yàn)證設(shè)計(jì)正確性，分析試驗(yàn)中出現(xiàn)問(wèn)題及處理方法并將試驗(yàn)測(cè)試結(jié)果統(tǒng)計(jì)在自擬表格中。3用一片8選1數(shù)據(jù)選擇器74LS151設(shè)計(jì)一個(gè)電路：在4位二進(jìn)制數(shù)（由0到15）中選出全部能被2或3整除數(shù)。*4設(shè)計(jì)并組裝一保險(xiǎn)箱用數(shù)字密碼鎖電路。要求：開(kāi)保險(xiǎn)箱時(shí)，需輸入3位代碼，同時(shí)用該保險(xiǎn)箱鑰匙開(kāi)鎖。若輸入代碼和事先設(shè)定代碼相同，而且鑰匙正確，則鎖被打開(kāi)。假如代碼不符，則電路將發(fā)出報(bào)警信號(hào)。參考方框圖以下：圖2-1 數(shù)字代碼鎖方框圖設(shè)A2、A1、A0為設(shè)定代碼，B2、B1、B0為輸入代碼。E為鑰匙孔信號(hào)。鑰匙正確時(shí)為1，錯(cuò)誤時(shí)為0。Y1=1時(shí)，鎖打開(kāi)；Y2=1時(shí)，則報(bào)警。試驗(yàn)匯報(bào)及思索試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含邏輯圖），試驗(yàn)統(tǒng)計(jì)結(jié)果結(jié)果并回復(fù)以下問(wèn)題（最少三個(gè)以上）。1組合邏輯設(shè)計(jì)關(guān)鍵點(diǎn)是什么？2用中規(guī)模集成電路實(shí)現(xiàn)邏輯函數(shù)和用門(mén)電路實(shí)現(xiàn)邏輯函數(shù)方法有什么不一樣？3用譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)有何不一樣？4此次試驗(yàn)收獲。

試驗(yàn)3觸發(fā)器、三態(tài)輸出觸發(fā)器及鎖存器試驗(yàn)預(yù)習(xí)1復(fù)習(xí)D鎖存器及D觸發(fā)器、JK觸發(fā)器組成、工作原理和邏輯功效及特點(diǎn)。2熟悉觸發(fā)器邏輯功效及相互轉(zhuǎn)換方法。3了解D鎖存器及D觸發(fā)器、JK觸發(fā)器測(cè)試方法。4復(fù)習(xí)三態(tài)觸發(fā)器和鎖存器功效及使用方法。5查閱手冊(cè)，了解試驗(yàn)中使用觸發(fā)器集成電路芯片正確使用。6依據(jù)試驗(yàn)內(nèi)容，設(shè)計(jì)試驗(yàn)電路和擬出試驗(yàn)表格。7畫(huà)出圖3-1中電路CP和Q波形。8研究?jī)上鄷r(shí)鐘脈沖電路和（2/3）分頻電路工作原理。試驗(yàn)?zāi)繕?biāo)1熟悉并掌握RS、D、JK觸發(fā)器組成、工作原理和功效測(cè)試方法。2熟悉并驗(yàn)證觸發(fā)器邏輯功效及相互轉(zhuǎn)換方法。3了解觸發(fā)器應(yīng)用電路。4掌握三態(tài)觸發(fā)器和鎖存器功效及使用方法。5學(xué)會(huì)用三態(tài)觸發(fā)器和鎖存器組成功效電路。試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2器件 74LS00 二輸入端四和非門(mén) 1片 74LS86 兩輸入端四異或門(mén) 1片74LS74 雙D觸發(fā)器 1片74LS76 雙JK觸發(fā)器 1片74LS75 四位D鎖存器 1片74LS373 三態(tài)輸出八D鎖存器 1片試驗(yàn)原理說(shuō)明時(shí)序邏輯電路和組合邏輯電路不一樣之處于于，它在任一節(jié)拍穩(wěn)定輸出不僅取決于該節(jié)拍輸入，而且和前一節(jié)拍狀態(tài)相關(guān)。所以，時(shí)序邏輯電路肯定包含存放步驟（通常由觸發(fā)器組成）。觸發(fā)器本身就是最簡(jiǎn)單時(shí)序邏輯電路，它次態(tài)輸出Qn+1不僅取決于該時(shí)刻輸入（比如JK觸發(fā)器信號(hào)），還和它現(xiàn)態(tài)Qn相關(guān)。1觸發(fā)器邏輯功效雙穩(wěn)態(tài)觸發(fā)器是時(shí)序邏輯電路基礎(chǔ)單元電路。它含有記憶功效，能記憶邏輯電路狀態(tài)。雙穩(wěn)態(tài)觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)：0狀態(tài)和1狀態(tài)。通常以Q=0，=1狀態(tài)作為1狀態(tài)。無(wú)觸發(fā)信號(hào)時(shí)，觸發(fā)器保持其原有穩(wěn)態(tài)不變。只有在觸發(fā)信號(hào)有效時(shí)，觸發(fā)器才根據(jù)它特征方程重新確定它穩(wěn)態(tài)（次態(tài)），稱為更新。次態(tài)可能和現(xiàn)態(tài)相同，也可能相反。觸發(fā)形式有：高電平觸發(fā)、低電平觸發(fā)、上升沿觸發(fā)和下降沿觸發(fā)和主從觸發(fā)器脈沖觸發(fā)等。(1)RS觸發(fā)器（RS鎖存器）基礎(chǔ)RS觸發(fā)器由兩個(gè)和非門(mén)A，B相互交叉耦合組成，R，S為輸入端，Q，為輸出端。輸入端R又稱置0端或復(fù)位（Reset）端，S又稱置1端或置位（set）端，正常條件下兩個(gè)輸出端一個(gè)為1，另一個(gè)為0，保持相反狀態(tài)，其真值表如表3-1所表示。表3-1基礎(chǔ)RS觸發(fā)器真值表RSQn+101010111不變00不變同時(shí)RS觸發(fā)器由兩個(gè)和非門(mén)作引導(dǎo)門(mén)，由它去控制基礎(chǔ)RS觸發(fā)器，R、S稱為數(shù)據(jù)輸入端，CP端稱為時(shí)鐘脈沖，作為控制信號(hào)，故又稱控制脈沖。電路狀態(tài)由R、S決定，但必需在時(shí)鐘脈沖CP作用下，才能使觸發(fā)器翻轉(zhuǎn)，即觸發(fā)器和時(shí)鐘脈沖同時(shí)地工作，故稱同時(shí)或鐘控RS觸發(fā)器。同時(shí)RS觸發(fā)器中基礎(chǔ)觸發(fā)器，通常仍設(shè)有直接置1端SD和直接置0端RD，也稱它們?yōu)楫惒捷斎攵耍≧、S也稱同時(shí)輸入端），RD、SD只許可在時(shí)鐘脈沖間歇期內(nèi)酌情使用，使用時(shí)鐘負(fù)脈沖置1或置0，以實(shí)現(xiàn)清零或預(yù)置數(shù)，使之含有指定初始狀態(tài)，不用時(shí)應(yīng)將它們懸空，也就是全部接高電平。同時(shí)RS觸發(fā)器真值表如表3-2所表示。表3-2 同時(shí)RS觸發(fā)器真值表RSQn+101110000Qn11不變(2)D觸發(fā)器雙D型正邊緣維持-阻塞型觸發(fā)器74LS74功效表如表3-3所表示，邏輯符號(hào)圖3-1所表示。表中為異步置1端，為異步置0端（或稱異步置位、復(fù)位端）。CP為時(shí)鐘脈沖端。表3-3 74LS74D觸發(fā)器功效表輸入輸出預(yù)置清除時(shí)鐘CPDQ01××1010××0100××1111↑11011↑001110×Q0(a)引腳排列圖及狀態(tài)圖D(b)時(shí)序圖D圖3-1 74LS74(3)JK觸發(fā)器主從JK觸發(fā)器由兩級(jí)RS觸發(fā)器組成，前級(jí)為主觸發(fā)器，后級(jí)為從觸發(fā)器，并將后級(jí)輸入反饋到前級(jí)輸入，以消除不確定狀態(tài)。在兩級(jí)時(shí)鐘輸入端之間接一個(gè)非門(mén)，其作用是使主、從觸發(fā)器時(shí)鐘脈沖極性相反。CP為時(shí)鐘脈沖輸入端，J、K為控制輸入端。主觸發(fā)器有兩個(gè)S端，一個(gè)接從觸發(fā)器，一個(gè)就是J輸入端，兩個(gè)S端是“和”關(guān)系，這個(gè)和門(mén)輸出就是前級(jí)同時(shí)RS觸發(fā)器S1輸入端，R端也有兩個(gè)，一個(gè)接從觸發(fā)器Q，一個(gè)就是K輸入，兩個(gè)R端也是“和”關(guān)系，它輸出就是前級(jí)同時(shí)RS觸發(fā)器R1輸入端，即S1=J，R1=KQ。在從觸發(fā)器中，也可引出其異步輸入端和。（a）邏輯符號(hào) （b）狀態(tài)轉(zhuǎn)換圖圖3-2 76LS76邏輯符號(hào)和狀態(tài)轉(zhuǎn)換圖表3-4 74LS76功效表電路原理輸入輸出預(yù)置清除時(shí)鐘CPJKQ01×××1010×××0100×××1*1*11↓00Q11↓101011↓010111↓11觸發(fā)觸發(fā)111××Q0圖3-2是TTL和門(mén)輸入主從JK觸發(fā)器74LS76邏輯符號(hào)和狀態(tài)轉(zhuǎn)換圖。當(dāng)CP信號(hào)由高電平變到低電平時(shí)觸發(fā)，實(shí)現(xiàn)JK觸發(fā)器功效。置數(shù)和置零不受CP控制，故和為直接置數(shù)和直接置零，二者均是低電平有效。但不應(yīng)同時(shí)加低電平，不然將出現(xiàn)異?，F(xiàn)象：Q和全部是高電平；當(dāng)和同時(shí)回到高電平時(shí)，觸發(fā)器狀態(tài)將是隨機(jī)。(4)三態(tài)輸出觸發(fā)器及鎖存器74LS75是四D鎖存器，關(guān)鍵用于存放十進(jìn)制計(jì)數(shù)器內(nèi)容。每?jī)蓚€(gè)D鎖存器由一個(gè)鎖存信號(hào)E控制，當(dāng)E為高電平時(shí)，輸出端Q隨輸入端D信號(hào)狀態(tài)改變，當(dāng)E由高變低時(shí)，Q鎖存在E端由高變低前Q電平上。輸入輸出EDQ100111100×Q0（a）引腳排列圖 （b）功效表圖3-3 76LS75引腳排列圖和功效表74LS373是含有三態(tài)輸出八D鎖存器，它輸出端1Q~8Q可直接和總線相連。當(dāng)三態(tài)許可控制端為低電平時(shí)，1Q~8Q為正常邏輯狀態(tài)，可用來(lái)驅(qū)動(dòng)負(fù)載或總線。當(dāng)為高電平時(shí)，1Q~8Q呈高阻態(tài)，既不驅(qū)動(dòng)總線，也不為總線負(fù)載，但鎖存器內(nèi)部邏輯操作不受影響。當(dāng)鎖存許可端ST為高電平時(shí)，Q隨數(shù)據(jù)D而變。當(dāng)ST為低電平時(shí)，Q被鎖存在已建立數(shù)據(jù)電平。輸入輸出STDQ0111010000×Q01××Z（a）引腳排列圖 （b）功效表圖3-4 76LS373引腳排列圖和功效表2觸發(fā)器轉(zhuǎn)換觸發(fā)器轉(zhuǎn)換就是用一個(gè)類型觸發(fā)器替換另一個(gè)類型觸發(fā)器。一是為了充足發(fā)揮現(xiàn)有器件作用。另一原因是，生產(chǎn)供給集成觸發(fā)器電路多為JK觸發(fā)器和D觸發(fā)器，而不生產(chǎn)T觸發(fā)器和T′觸發(fā)器。這就需要進(jìn)行觸發(fā)器轉(zhuǎn)換。轉(zhuǎn)換方法見(jiàn)表3-5。表3-5 觸發(fā)器轉(zhuǎn)換原觸發(fā)器轉(zhuǎn)換成T觸發(fā)器T′觸發(fā)器D觸發(fā)器JK觸發(fā)器RS觸發(fā)器D觸發(fā)器D=T⊕Qn=T+QnD=D=J+KQnD=S+QnJK觸發(fā)器J=KK=TJ=1K=1J=DK=J=SK=RRS觸發(fā)器R=TQnS=TR=QnS=R=S=DR=KQnS=J3觸發(fā)器邏輯功效測(cè)試為了測(cè)試觸發(fā)器邏輯功效，可將觸發(fā)器輸入端接邏輯開(kāi)關(guān)。如將JK置成11，借將觸發(fā)器置成0狀態(tài)，然后向CP送入一個(gè)單脈沖，記下Qn+1，檢驗(yàn)是否和功效表相符。再借將觸發(fā)器置成1狀態(tài)，并向CP送入一單脈沖，進(jìn)行檢驗(yàn)。以后依次將JK置成10、01、00，反復(fù)上述步驟，就完成了全部測(cè)試工作。4觸發(fā)器應(yīng)用能夠利用觸發(fā)器頻率特征設(shè)計(jì)其它頻率電路。如：分頻電路、單穩(wěn)電路、沖息電路、串行數(shù)據(jù)比較電路等。試驗(yàn)內(nèi)容及步驟1檢驗(yàn)觸發(fā)器邏輯功效(1)維持-阻塞型D觸發(fā)器功效測(cè)試雙D型正邊緣維持-阻塞型觸發(fā)器74LS74引腳排列圖3-1所表示。表中為異步置1端，為端異步置0端（或稱異步置位，復(fù)位端）。CP為時(shí)鐘脈沖端。a分別在、端加低電平，觀察并統(tǒng)計(jì)Q、端狀態(tài)。b令、端為高電平，D端分別接高、低電平，用單脈沖作為CP，觀察并統(tǒng)計(jì)當(dāng)CP為0、1時(shí)Q端狀態(tài)改變。c當(dāng)==1，CP=0（或CP=1），改變D端信號(hào)，Q端狀態(tài)是否改變？統(tǒng)計(jì)上述試驗(yàn)數(shù)據(jù)，表格自擬。d當(dāng)==1，將D和端相連，CP加連續(xù)脈沖，用雙蹤示波器觀察并統(tǒng)計(jì)Q相對(duì)于CP波形。(2)負(fù)邊緣JK觸發(fā)器功效測(cè)試a將輸入端接乒乓開(kāi)關(guān)。b用手控方法輸入時(shí)鐘脈沖，按功效表在J、K端輸入不一樣數(shù)據(jù)，觀察并統(tǒng)計(jì)Q、改變情況，表格自擬。2觸發(fā)器功效轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器并檢驗(yàn)其功效。按自己設(shè)計(jì)電路圖接線，由輸入單元按D觸發(fā)器功效表從D端輸入不一樣數(shù)據(jù)，觀察并統(tǒng)計(jì)輸入Q改變，表格自擬。(2)將D觸發(fā)器轉(zhuǎn)換成T′觸發(fā)器并檢驗(yàn)其功效。按自己設(shè)計(jì)電路圖接線，由四位輸入單元按T′觸發(fā)器功效表從D端輸入不一樣數(shù)據(jù)，觀察并統(tǒng)計(jì)輸入Q改變，表格自擬。3觀察波形將CP信號(hào)送入圖3-5電路中。用雙蹤示波器觀察CP和Q波形。將結(jié)果和理論分析波形相比較，并觀察電路是在上升沿觸發(fā)，還是在下降沿觸發(fā)，并統(tǒng)計(jì)在自擬表格中。圖3-5 觀察波形電路圖4兩相時(shí)鐘脈沖電路此電路用來(lái)將單相時(shí)鐘脈沖CP轉(zhuǎn)換成兩相時(shí)鐘脈沖QA和QB。QA和QB是兩個(gè)頻率相同而相位不一樣時(shí)鐘脈沖，故稱為兩相時(shí)鐘脈沖。圖3-6是此電路邏輯圖和波形圖。圖3-6（a）邏輯圖按圖3-6（a）連接試驗(yàn)電路。用雙蹤示波器觀察并描繪下列波形：=1\*GB3①Q(mào)A和QB；②和QA；③和Q。和理論分析結(jié)果相比較。(b)波形圖圖3-6 兩相時(shí)鐘脈沖電路*5（2/3）分頻電路此電路輸入信號(hào)CPI頻率和輸出信號(hào)CPO頻率之比為3：2。其邏輯圖和波形圖見(jiàn)圖3-7。（a）邏輯圖（b）波形圖圖3-7 （3/2）分頻電路按圖3-7（a）連接試驗(yàn)線路。用雙蹤示波器觀察并描繪下列波形：=1\*GB3①CPI和CPO；②QA和QB。比較輸入和輸出脈沖頻率。分析所測(cè)波形和頻率是否和理論分析結(jié)果相符合。6三態(tài)輸出觸發(fā)器及鎖存器功效及應(yīng)用（1）驗(yàn)證74LS75四位D鎖存器功效，并將試驗(yàn)數(shù)據(jù)統(tǒng)計(jì)下來(lái)（2）用74LS75組成數(shù)據(jù)鎖存器 將74LS75輸入端1D~4D接邏輯開(kāi)關(guān)作為數(shù)據(jù)輸入端，E1和E2接到一起作為鎖存選通信號(hào)ST，1Q~4Q分別接到發(fā)光二極管，觀察由發(fā)光二極管顯示輸出數(shù)據(jù)。（3）驗(yàn)證74LS373三態(tài)輸出八D鎖存器功效，并將試驗(yàn)數(shù)據(jù)統(tǒng)計(jì)下來(lái) 注意和ST信號(hào)對(duì)輸入、輸出數(shù)據(jù)影響，體會(huì)高阻態(tài)意義。試驗(yàn)統(tǒng)計(jì)1表3-6TTL D觸發(fā)器功效測(cè)試統(tǒng)計(jì)CPDQnQn+101××0110××0111↑00111↑1012表3-7JK觸發(fā)器動(dòng)作功效測(cè)試統(tǒng)計(jì)次序JKQ12343表3-8將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器試驗(yàn)結(jié)果統(tǒng)計(jì)DQ10試驗(yàn)匯報(bào)及思索試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含邏輯圖/邏輯符號(hào)、試驗(yàn)統(tǒng)計(jì)結(jié)果），并回復(fù)以下問(wèn)題。1RS鎖存器有哪些缺點(diǎn)？2繪出實(shí)測(cè)所得兩相時(shí)鐘電路和（3/2）分頻電路波形圖，并從理論上加以分析。3TTL觸發(fā)器若要使異步置位端和異步復(fù)位端起作用，應(yīng)加什么電平？這些端子在不使用時(shí)應(yīng)怎樣連接？4比較74LS75和74LS373異同，總結(jié)鎖存器組成、功效和應(yīng)用。

試驗(yàn)4計(jì)數(shù)器及其應(yīng)用試驗(yàn)預(yù)習(xí)1仔細(xì)閱讀試驗(yàn)指導(dǎo)書(shū)，了解試驗(yàn)內(nèi)容和步驟。2復(fù)習(xí)同時(shí)計(jì)數(shù)器和異步計(jì)數(shù)器工作原理和邏輯功效。3學(xué)會(huì)設(shè)計(jì)N進(jìn)制計(jì)數(shù)器。4擬出試驗(yàn)內(nèi)容相關(guān)試驗(yàn)電路圖。試驗(yàn)?zāi)繕?biāo)1深入掌握計(jì)數(shù)器工作原理和邏輯功效。2掌握中規(guī)模集成計(jì)數(shù)器邏輯功效測(cè)試方法。3熟悉用中規(guī)模集成計(jì)數(shù)器實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器多個(gè)方法。4學(xué)習(xí)分析和排除故障方法。試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2器件： 74LS192 雙時(shí)鐘同時(shí)十進(jìn)制可逆計(jì)數(shù)器 2片 74LS161 同時(shí)4位二進(jìn)制加計(jì)數(shù)器2片 74LS00 四-2輸入和非門(mén) 1片 試驗(yàn)原理說(shuō)明1時(shí)序邏輯電路分析圖4-1 六分頻電路如以圖4-1中電路端作為輸出端，Q3端作為輸出端，由圖4-2可見(jiàn)，輸出脈沖頻率為輸出脈沖頻率六分之一，故為六分頻電路。由圖4-3還可得，輸出脈沖占空比為50%。圖4-2 時(shí)序圖計(jì)數(shù)器和寄存器是在計(jì)算機(jī)和其它數(shù)字系統(tǒng)中廣泛應(yīng)用兩種時(shí)序邏輯功效部件。計(jì)數(shù)器基礎(chǔ)功效是統(tǒng)計(jì)時(shí)鐘脈沖個(gè)數(shù)，就是實(shí)現(xiàn)計(jì)數(shù)操作，也可用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。寄存器基礎(chǔ)功效是存放或傳輸二進(jìn)制數(shù)碼表示數(shù)據(jù)或信息，就是完成代碼寄存、移位、傳輸操作。2計(jì)數(shù)器表4-1 常見(jiàn)計(jì)數(shù)器類型TTL十進(jìn)制同時(shí)遞增異步清除74LS160同時(shí)清除74LS162可逆單時(shí)鐘74LS16874LS190雙時(shí)鐘74LS192異步二-五-十進(jìn)制74LS19674LS9074LS290雙十進(jìn)制74LSLS90（異步）四位二進(jìn)制同時(shí)遞增異步清除74LS161同時(shí)清除74LS163可逆單時(shí)鐘74LS16974LS191雙時(shí)鐘74LS193異步二-八-十六進(jìn)制74LS19774LS9374LS293雙四位二進(jìn)制74LS393（異步）異步二-六-十二進(jìn)制74LS92七位二進(jìn)制十二位二進(jìn)制十四位二進(jìn)制74LS192是同時(shí)十進(jìn)制可逆計(jì)數(shù)器（雙時(shí)鐘，可預(yù)置），74LS161是同時(shí)4位二進(jìn)制加計(jì)數(shù)器

，其引腳排列圖見(jiàn)圖4-3。中規(guī)模集成計(jì)數(shù)器多為二進(jìn)制或十進(jìn)制。可用反饋歸零法和反饋置數(shù)法將之轉(zhuǎn)換成N進(jìn)制計(jì)數(shù)器。⑴反饋清零法在計(jì)數(shù)過(guò)程中，將某個(gè)中間狀態(tài)N1反饋清除端，使計(jì)數(shù)器返回到零重新開(kāi)始計(jì)數(shù)。這么，就可將模較大計(jì)數(shù)器作為模較?。镹）計(jì)數(shù)器使用。如為異步清除，則N=N1，有毛刺；如為同時(shí)清除，則N=N1+1，而且無(wú)毛刺。⑵反饋置數(shù)法共有三種方法。第一個(gè)方法是將某個(gè)中間狀態(tài)N1反饋到置數(shù)端，并將數(shù)據(jù)輸入端全部接零。當(dāng)計(jì)數(shù)到N1時(shí)，如為同時(shí)置數(shù)，則在下一拍計(jì)數(shù)器回到零狀態(tài)，再?gòu)牧汩_(kāi)始計(jì)數(shù)到N1。所以計(jì)數(shù)模N=N1+1。無(wú)毛刺。如為異步置數(shù)，則計(jì)數(shù)器立即回到零，N1隨之立即消失，再?gòu)牧汩_(kāi)始計(jì)數(shù)。這時(shí)模N=N1，且有毛刺。第二種方法是將模為N1計(jì)數(shù)器進(jìn)位信號(hào)反饋到置數(shù)端，并將數(shù)據(jù)輸入端置成最小數(shù)N2。假設(shè)是同時(shí)置數(shù)，則N=N1-N2；而異步置數(shù)N=N1-N2-1。第三種方法是將數(shù)據(jù)輸入端置成最小數(shù)N2，并將計(jì)數(shù)過(guò)程某一中間狀態(tài)N1反饋到置數(shù)端。計(jì)數(shù)到N1后再?gòu)腘2開(kāi)始重新計(jì)數(shù)。如為同時(shí)置數(shù)，則組成計(jì)數(shù)序列為N1到N2、模N=N1-N2+1計(jì)數(shù)器。如為異步置數(shù)，則組成計(jì)數(shù)序列由N2到（N1-1）、模N=N1-N2計(jì)數(shù)器。試驗(yàn)內(nèi)容及步驟1用兩片74LS192設(shè)計(jì)實(shí)現(xiàn)2位十進(jìn)制加計(jì)數(shù)器/24進(jìn)制加計(jì)數(shù)器。a用兩片74LS192設(shè)計(jì)實(shí)現(xiàn)2位十進(jìn)制加計(jì)數(shù)器。先將計(jì)數(shù)器置零，然后輸入計(jì)數(shù)脈沖，進(jìn)行由00到99計(jì)數(shù)，并用LED顯示計(jì)數(shù)結(jié)果。b在2位十進(jìn)制加計(jì)數(shù)器基礎(chǔ)上，引入反饋，組成24進(jìn)制加計(jì)數(shù)器，由00到23計(jì)數(shù)，并用LED顯示計(jì)數(shù)結(jié)果。要求：分別用反饋清零法和反饋置數(shù)法組成。2用兩片74LS192設(shè)計(jì)實(shí)現(xiàn)2位十進(jìn)制減計(jì)數(shù)器/24進(jìn)制減計(jì)數(shù)器試驗(yàn)a用兩片74LS192設(shè)計(jì)實(shí)現(xiàn)2位十進(jìn)制減計(jì)數(shù)器。實(shí)現(xiàn)從99到00遞減計(jì)數(shù)。要求減到00時(shí)，發(fā)出一信號(hào)。b在2位十進(jìn)制減計(jì)數(shù)器基礎(chǔ)上，引入反饋，組成24進(jìn)制減計(jì)數(shù)器，由23到00計(jì)數(shù)，并用LED顯示計(jì)數(shù)結(jié)果。3用2片74LS161組成24進(jìn)制計(jì)數(shù)器，并用LED顯示計(jì)數(shù)結(jié)果。試驗(yàn)統(tǒng)計(jì)1統(tǒng)計(jì)試驗(yàn)數(shù)據(jù)和波形。2說(shuō)明試驗(yàn)過(guò)程中碰到問(wèn)題及處理方法。試驗(yàn)匯報(bào)及思索試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含邏輯電路圖、試驗(yàn)統(tǒng)計(jì)結(jié)果），并回復(fù)以下問(wèn)題。1說(shuō)明組成任意進(jìn)制兩種方法。2在組成24進(jìn)制減計(jì)數(shù)器時(shí)，能否用借位輸出BO來(lái)產(chǎn)生反饋信號(hào)？為何？3一樣是用反饋清零法實(shí)現(xiàn)24進(jìn)制加計(jì)數(shù)器，采取74192和采取74161實(shí)現(xiàn)時(shí)是否有不一樣？請(qǐng)具體說(shuō)明。1928進(jìn)制、100進(jìn)制、24進(jìn)制加減、16進(jìn)制加兩種方法16124進(jìn)制加法，

試驗(yàn)5寄存器及序列信號(hào)發(fā)生器試驗(yàn)預(yù)習(xí)1熟悉寄存器74LS164、74LS165、74LS194功效及使用。2擬出試驗(yàn)內(nèi)容1試驗(yàn)電路和數(shù)據(jù)表格，分析每個(gè)試驗(yàn)步驟中寄存器狀態(tài)。3擬出試驗(yàn)內(nèi)容2、3、4、5、6試驗(yàn)電路圖，畫(huà)出狀態(tài)圖。4怎樣使環(huán)形(或扭環(huán))計(jì)數(shù)器出現(xiàn)無(wú)效狀態(tài)?5了解計(jì)數(shù)器和移位寄存器組成序列發(fā)生器原理和方法試驗(yàn)?zāi)繕?biāo)1深入掌握移位寄存器工作原理和邏輯功效。2掌握中規(guī)模集成移位寄存器邏輯功效測(cè)試方法。3掌握用集成移位寄存器組成環(huán)形計(jì)數(shù)器、扭環(huán)計(jì)數(shù)器、奇數(shù)分頻器方法。4鞏固移位寄存器、環(huán)行計(jì)數(shù)器和扭環(huán)計(jì)數(shù)器知識(shí)。5學(xué)會(huì)并掌握計(jì)數(shù)器和移位寄存器組成序列發(fā)生器。試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2器件：74LS138 3-8譯碼器 1片 74LS164 4位移位寄存器（串入-并出） 1片 74LS165 4位移位寄存器（并入-串出） 1片 74LS1944位移位寄存器（并入-并出）1片 74LS00 四-2輸入和非門(mén) 1片 試驗(yàn)原理說(shuō)明1寄存器和移位寄存器寄存器是計(jì)算機(jī)和其它數(shù)字系統(tǒng)中用來(lái)儲(chǔ)存代碼或數(shù)據(jù)邏輯部件，它關(guān)鍵組成部分是觸發(fā)器。一個(gè)觸發(fā)器存放1位二進(jìn)制代碼，要存放n位二進(jìn)制代碼寄存器就需要n個(gè)觸發(fā)器。有些寄存器只含有存放數(shù)碼功效，如74LS175（4位集成寄存器）。不過(guò)有時(shí)為了處理數(shù)據(jù)，需要將寄存器中各位數(shù)據(jù)在使能端控制信號(hào)作用下，依次向高位或低位移動(dòng)1位，這就需要移位寄存器了。移位寄存器不僅能存放數(shù)碼，而且還含有使數(shù)碼移動(dòng)功效。移位寄存器能夠由D觸發(fā)器組成，也可把JK觸發(fā)器改接成D觸發(fā)器后組成，圖5-6所表示。74LS164是8位移位寄存器（串行輸入，并行輸出）（a）引腳排列圖輸入輸出CPDSADSBQAQB…QH0×××10××1↑111↑0×1↑×000…0QA0QB0…QH01QAn…QHn0QAn…QHn0QAn…QHn(b)功效表圖5-1 74LS164移位寄存器74LS165是8位移位寄存器（并行輸入，互補(bǔ)串行輸出）（a）引腳排列圖輸入內(nèi)部輸出輸出SH/CP1CP0DSA…HQ0Q1…Q6Q70×××A…H11×××…×100××…×10↑1×…×10↑0×…×AB…GQ00Q10…Q60Q00Q10…Q601Q0n…Q6n0Q0n…Q6nHQ70Q70Q7nQ7n(b)功效表圖5-2 74LS165移位寄存器74LS194是4位雙向移位寄存器，含有左移、右移、置數(shù)、清除、保持、串入、并入、串出、并出等功效。圖5-3是它引腳排列圖，表5-1是它功效表。圖5-3 74LS194引腳排列圖

表5-1 74LS194功效表輸入輸出M0M1CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××00001××0××××××Q00Q10Q20Q30111↑××d0d1d2d3d0d1d2d3101↑×1××××1Q0nQ1nQ2n101↑×0××××0Q0nQ1nQ2n110↑1×××××Q1nQ2nQ3n1110↑0×××××Q1nQ2nQ3n0100×××××××Q00Q10Q20Q30注：d0、d1、d2、d3是D0、D1、D2、D3端穩(wěn)態(tài)輸入電平。 Q00、Q10、Q20、Q30是穩(wěn)態(tài)輸入條件建立前Q0、Q1、Q2、Q3電平。 Q0n、Q1n、Q2n、Q3n是時(shí)鐘上升沿到來(lái)前Q0、Q1、Q2、Q3電平。（a）邏輯圖 （b）狀態(tài)圖圖5-4能自開(kāi)啟四位環(huán)形計(jì)數(shù)器2移位寄存器應(yīng)用循環(huán)移位寄存器能使數(shù)碼進(jìn)行循環(huán)移位，是特殊同時(shí)計(jì)數(shù)器。通?？煞譃榄h(huán)形計(jì)數(shù)器和扭環(huán)計(jì)數(shù)器兩大類。用移位寄存器可組成環(huán)形計(jì)數(shù)器（圖5-4）、扭環(huán)計(jì)數(shù)器（圖5-5）、最大長(zhǎng)度移位寄存器型計(jì)數(shù)器（圖5-6）和奇數(shù)分頻器（圖5-7）。（a）邏輯圖 （b）狀態(tài)圖圖5-5能自開(kāi)啟四位扭環(huán)計(jì)數(shù)器

（a）邏輯圖 （b）狀態(tài)圖圖5-6 3位最大長(zhǎng)度移位寄存器型計(jì)數(shù)器（a）三分頻 （b）七分頻（b）九分頻圖5-7奇數(shù)分頻器試驗(yàn)內(nèi)容及步驟1測(cè)試移位寄存器74LS194功效（1）清除：讀出清除后輸出狀態(tài)（2）并行輸入：將寄存器Q0Q1Q2Q3置成1110（3）右移和串行輸入：使寄存器中寄存數(shù)據(jù)右移，同時(shí)串行輸入數(shù)據(jù)1010。用單拍工作方法讀取寄存器狀態(tài)。（4）保持：使寄存器處于保持模式。加上時(shí)鐘信號(hào)CP，觀察寄存器狀態(tài)是否發(fā)生改變。2環(huán)行計(jì)數(shù)器用74LS194組成能自開(kāi)啟4位環(huán)行計(jì)數(shù)器。測(cè)出其狀態(tài)圖，狀態(tài)圖中應(yīng)包含無(wú)效狀態(tài)，觀察自開(kāi)啟電路作用。3扭環(huán)計(jì)數(shù)器用74LS194組成能自開(kāi)啟4位扭環(huán)計(jì)數(shù)器。測(cè)出其狀態(tài)圖，狀態(tài)圖中應(yīng)包含無(wú)效狀態(tài)，觀察自開(kāi)啟電路作用。4奇數(shù)分頻器用74LS194組成五分頻和十一分頻電路并用雙蹤示波器觀察輸出和輸入波形頻率，并加以比較。5用74LS194、74LS138及基礎(chǔ)門(mén)電路組成序列11010101數(shù)碼發(fā)生器6用74LS161、74LS151組成序列11010101數(shù)碼發(fā)生器試驗(yàn)統(tǒng)計(jì)1統(tǒng)計(jì)試驗(yàn)數(shù)據(jù)和波形。2畫(huà)出試驗(yàn)電路分析其工作原理。3給出應(yīng)用移位寄存器實(shí)現(xiàn)序列信號(hào)發(fā)生器電路4給出應(yīng)用計(jì)數(shù)器實(shí)現(xiàn)序列信號(hào)發(fā)生器電路試驗(yàn)匯報(bào)及思索試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含步驟圖和電路圖等），試驗(yàn)統(tǒng)計(jì)結(jié)果結(jié)果并回復(fù)以下問(wèn)題。1、74LS194移位寄存器有多個(gè)工作模式？2、怎樣用移位寄存器實(shí)現(xiàn)扭環(huán)型計(jì)數(shù)器和分頻器？3、怎樣用計(jì)數(shù)器和數(shù)據(jù)選擇器實(shí)現(xiàn)序列信號(hào)發(fā)生器？

試驗(yàn)6綜合應(yīng)用試驗(yàn)（設(shè)計(jì)8位串行加法器）試驗(yàn)預(yù)習(xí)1復(fù)習(xí)8位移位寄存器功效及組成，熟悉74LS164、74LS1652復(fù)習(xí)全加器組成及其實(shí)現(xiàn)方法3復(fù)習(xí)74LS74D觸發(fā)器工作原理及使用試驗(yàn)?zāi)繕?biāo)依據(jù)學(xué)過(guò)數(shù)字邏輯電路知識(shí)設(shè)計(jì)一個(gè)綜合應(yīng)用系統(tǒng)（如8位串行加法器等）試驗(yàn)儀器1綜合試驗(yàn)裝置 一套2器件：74LS138 3-8譯碼器 1片 74LS164 4位移位寄存器（串并） 1片 74LS165 4位移位寄存器（并串） 1片 74LS74 雙D觸發(fā)器 1片 74LS20 雙四輸入和非門(mén) 1片 74LS32四-2輸入或門(mén)1片 01顯示01顯示全加器移位寄存器A邏輯開(kāi)關(guān)串行輸出串行輸出移位寄存器B并行輸入邏輯開(kāi)關(guān)單脈沖源圖6-1 8位二進(jìn)制串行全加器方框圖（1）自擬電路組裝8位二進(jìn)制串行全加運(yùn)算器。（2）以單拍工作方法將被加數(shù)40（10）串行輸入到圖6-1寄存器A中；將加數(shù)89（10）并行3輸入到寄存器B中。（4）用單拍工作方法串行相加，讀出運(yùn)算結(jié)果。（5）將上述結(jié)果再和52（10）相加，讀出運(yùn)算結(jié)果。（6）分析并排除可能出現(xiàn)故障。寄存器A采取74LS164集成8位移位寄存器，其邏輯符號(hào)和功效表見(jiàn)圖5-1。寄存器B采取74LS165集成8位移位寄存器，其引腳排列和功效表見(jiàn)圖5-2。移位寄存器A和B分別寄存被加數(shù)和加數(shù)，D觸發(fā)器寄存低位向高位進(jìn)位數(shù)，用全加器由最低位到最高位逐位進(jìn)行全加運(yùn)算。和數(shù)寄存于移位寄存器A中。要仔細(xì)考慮將加數(shù)和被加數(shù)置入寄存器操作，先置哪個(gè)數(shù)，后置哪個(gè)數(shù)。而且要注意，在置第二個(gè)數(shù)時(shí)，不要影響已置入第一個(gè)數(shù)。為此，請(qǐng)認(rèn)真研究74LS165中CP1作用。試驗(yàn)統(tǒng)計(jì)1統(tǒng)計(jì)試驗(yàn)數(shù)據(jù)和波形。2畫(huà)出試驗(yàn)電路并分析其工作原理。3分析和排除故障體會(huì)。試驗(yàn)匯報(bào)及思索：試驗(yàn)匯報(bào)要求：試驗(yàn)項(xiàng)目名稱、要求、內(nèi)容及步驟（包含設(shè)計(jì)關(guān)鍵過(guò)程、邏輯電路圖和試驗(yàn)統(tǒng)計(jì)結(jié)果），并回復(fù)以下問(wèn)題。1、給出8位串行加法器具體設(shè)計(jì)原理圖，并加以說(shuō)明。2、串行加法器和超前進(jìn)位加法區(qū)分和各自優(yōu)缺點(diǎn)？3、依據(jù)你實(shí)踐，談?wù)勗O(shè)計(jì)一個(gè)數(shù)字系統(tǒng)體會(huì)。

*試驗(yàn)7基于CPLD開(kāi)發(fā)環(huán)境設(shè)計(jì)試驗(yàn)1試驗(yàn)?zāi)繕?biāo)1熟悉XilinxISE開(kāi)發(fā)環(huán)境（包含多種輸入方法、功效仿真和時(shí)序仿真、綜合實(shí)現(xiàn)、下載等）。2掌握應(yīng)用該軟件實(shí)現(xiàn)簡(jiǎn)單組合電路多個(gè)方法。試驗(yàn)儀器1PC機(jī)（安裝Xilinx企