第九章 數(shù)字電路基礎及組合邏輯電路

第9章組合邏輯電路第一節(jié)數(shù)字電路基礎

第二節(jié)門電路

第三節(jié)常用集成組合邏輯電路門電路是構(gòu)成組合邏輯電路的基本單元，學習中注意理解各種門的工作原理和邏輯功能；掌握邏輯代數(shù)的運算方法及化簡邏輯函數(shù)的方法；掌握組合邏輯電路的分析步驟和方法；了解和熟悉各類常用中規(guī)模集成邏輯部件的邏輯功能、工作原理及應用。作業(yè)：9-15(3)；9-16(b)；9-17(3)；9-18學習目的與要求第一節(jié)數(shù)字電路基礎一、數(shù)字信號的概念

電子電路所處理的電信號可以分為兩大類：模擬信號和數(shù)字信號。諸如溫度、壓力、速度等量的轉(zhuǎn)換信號，數(shù)值上具有隨時間連續(xù)變化的特點，習慣上人們把這類信號稱為模擬信號。tu0對模擬信號接收、處理和傳遞的電子電路稱模擬電路。如放大電路、濾波器、信號發(fā)生器等。tu0

在兩個穩(wěn)定狀態(tài)之間作階躍式變化的信號稱為數(shù)字信號，數(shù)字信號在時間上和數(shù)值上都是離散的。例如生產(chǎn)線中的產(chǎn)品，只能在一些離散的瞬間完成，而且產(chǎn)品的個數(shù)也只能逐個增減，它們的轉(zhuǎn)換信號就是數(shù)字信號。

上圖是典型的數(shù)字信號波形。實用中，計算機鍵盤的輸入信號就是典型的數(shù)字信號。用來實現(xiàn)數(shù)字信號的產(chǎn)生、變換、運算、控制等功能的電路稱為數(shù)字電路。

1.數(shù)字電路的工作信號是二進制信息。因此，數(shù)字電路對組成電路元器件的精度要求并不高，只要滿足工作時能夠可靠區(qū)分0和1兩種狀態(tài)即可，所以數(shù)字電路設計方便。

2.對數(shù)字電路而言，干擾往往只影響脈沖的幅度，在一定范圍內(nèi)不會混淆0和1兩個數(shù)字信息，因此抗干擾能力強。

3.不僅能完成數(shù)值運算，而且能進行邏輯判斷和邏輯運算。

4.分析方法不同于模擬電路。本教材介紹的數(shù)字電路分有組合邏輯電路和時序邏輯電路兩大部分。1．數(shù)字信號的特點

2．脈沖信號和數(shù)字信號

一切非正弦的、帶有突變特點的波形，統(tǒng)稱為脈沖。數(shù)字電路處理的信號多是矩形脈沖，這種信號常用二值量信息表示，即用邏輯信號0和１來表示信號的狀態(tài)（高電平或低電平），我們所講的數(shù)字信號，通常都是指這種信號。圖9-1幾種常見的脈沖波形數(shù)字電路的應用十分廣泛，它已廣泛應用于數(shù)字通訊、自動控制、數(shù)字測量儀表、家用電器、電子計算機等各個領域。3．數(shù)字電路的應用二、數(shù)制和碼制（1）十進制數(shù)十進制數(shù)是最常用的計數(shù)體制，十進制數(shù)的特點是：

1）基數(shù)是10。

2）計數(shù)規(guī)律是“逢十進一”。每一數(shù)碼處于不同的位置時，它代表的數(shù)值是不同的，即不同的數(shù)位有不同的位權(quán)。

1．數(shù)的表示方法

式中的下標10表示是十進制數(shù)：（2）二進制數(shù)二進制數(shù)的特點：

1）基數(shù)是２。采用兩個數(shù)碼０和１。

2）計數(shù)規(guī)律是“逢二進一”。二進制的各位位權(quán)分別為20、21、22…。式中的下標２表示Ｎ是二進制數(shù)。每一位的系數(shù)和位權(quán)的乘積稱為該位的加權(quán)系數(shù)。任意一個n位正整數(shù)N所表示的數(shù)值，等于其各位加權(quán)系數(shù)之和?！?/p>

（3）十六進制數(shù)十六進制數(shù)的基數(shù)是16，采用16個數(shù)碼：0、1、2、3、4、5、6、7、8、9、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ，其中10～15分別用Ａ～Ｆ表示。十六進制數(shù)的計數(shù)規(guī)律是“逢十六進一”，各位的位權(quán)是16的冪。

N位十六進制正整數(shù)N可表示為（1）二進制、十六進制數(shù)轉(zhuǎn)換為十進制數(shù)只要求出二進制或十六進制數(shù)各位加權(quán)系數(shù)之和，則得相應的十進制數(shù)。（2）十進制數(shù)轉(zhuǎn)換為二進制數(shù)可以采用除2倒取余法，轉(zhuǎn)換步驟如下：第一步：把給定的十進制數(shù)除以2，取出余數(shù)，即為最低位數(shù)的數(shù)碼k0。第二步：將前一步得到的商再除以2，再取出余數(shù)，即得次低位數(shù)的數(shù)碼k1。以下各步類推，直到商為0為止，最后得到的余數(shù)即為最高位數(shù)的數(shù)碼kn-1。2．不同進制數(shù)之間的相互轉(zhuǎn)換例9-1解將十進制數(shù)75轉(zhuǎn)換成二進制數(shù)。

2|75……余1即k0＝12|37……余1即k1＝12|18……余0即k2＝02|9……余1即k3＝12|4……余0即k4＝02|2……余0即k5＝02|1……余1即k6＝10即

（3）二進制數(shù)與十六進制數(shù)的相互轉(zhuǎn)換

1）將二進制正整數(shù)轉(zhuǎn)換為十六進制數(shù)將二進制數(shù)從最低位開始，每４位分為一組（最高位可以補０），每組都轉(zhuǎn)換為１位相應的十六進制數(shù)數(shù)碼即可。例9-2解將二進制數(shù)

轉(zhuǎn)換成十六進制數(shù)。

二進制數(shù)0100

1011

十六進制數(shù)4Ｂ即

2）將十六進制正整數(shù)轉(zhuǎn)換為二進制數(shù)。將十六進制數(shù)的每一位轉(zhuǎn)換為相應的４位二進制數(shù)即可。例9-3解

將轉(zhuǎn)換為二進制數(shù)。

十六進制數(shù)4Ｂ

二進制數(shù)01001011即（最高位為0可舍去）

建立代碼與文字、符號或特定對象之間的一一對應的關系稱為編碼。所謂二－十進制碼，指的是用十個四位二進制數(shù)來分別表示十進制數(shù)中的０～９十個數(shù)碼，簡稱BCD碼。

BCD碼的編碼方式有很多種,一般分有權(quán)碼和無權(quán)碼。

8421BCD碼是一種最基本的，應用十分普遍的BCD碼，它是一種有權(quán)碼，8421就是指編碼中各位的位權(quán)分別是8、4、2、1。將十進制數(shù)的每一位分別用4位二進制碼表示出來，所構(gòu)成的數(shù)稱為二－十進制數(shù)。

例3．二－十進制碼（BCD碼）三、邏輯代數(shù)

（1）邏輯代數(shù)、邏輯變量1．基本邏輯關系日常生活中我們會遇到很多結(jié)果完全對立而又相互依存的事件，如開關的通斷、電位的高低、信號的有無、工作和休息等，顯然這些都可以用二值變量來表示，這種二值變量就稱為邏輯變量。邏輯變量可以用字母Ａ、Ｂ、Ｃ、…Ｘ、Ｙ、Ｚ等來表示，但邏輯變量只有兩個不同的取值，分別是邏輯０和邏輯１。顯然，1和0并不是體現(xiàn)的數(shù)值大小，而是體現(xiàn)的某種邏輯狀態(tài)。

邏輯代數(shù)就是用以描述邏輯關系、反映邏輯變量運算規(guī)律的數(shù)學，它是按照一定的邏輯規(guī)律進行運算的。（2）基本的邏輯關系及其運算基本的邏輯關系只有“與”、“或”、“非”三種。

1）“與”邏輯和“與”運算當決定某一種結(jié)果的所有條件都具備時，這個結(jié)果才能發(fā)生，這種邏輯關系稱為“與”邏輯，又稱邏輯乘。用F代表燈泡的狀態(tài)、用Ａ、Ｂ分別代表兩只開關的狀態(tài)，可記作

F=Ａ·Ｂ或F=ＡＢ+－USR0AB“與”邏輯電路F“與”邏輯符號級別最高，運算規(guī)則為“有0為0，全1為1”

當決定某事件的全部條件都不具備時，結(jié)果不會發(fā)生，但只要一個條件具備，結(jié)果就會發(fā)生，這種因果關系叫做“或”邏輯，也稱為邏輯加。F=A+B式中“+”表示邏輯“或”(或邏輯“加”)，運算符級別比“與”低。+－USR0“或”邏輯電路FAB燈泡的狀態(tài)用F表示，開關的狀態(tài)分別用Ａ、Ｂ表示：2）“或”邏輯和“或”運算運算規(guī)則為“有1為1，全0為0”

當某事件相關條件不具備時，結(jié)果必然發(fā)生；但條件具備時，結(jié)果不會發(fā)生，這種因果關系叫做“非”邏輯，也稱為邏輯非。

變量頭上的橫杠“－

”表示邏輯“非”，0非是1；1非是0。+－USR0“非”邏輯電路FA

條件具備時開關A閉合，電源被開關短路，電燈不會亮。這種關系用邏輯函數(shù)式表示為：F=A3）“非”邏輯和“非”運算運算規(guī)則為“見0出1，見1出0”（3）邏輯代數(shù)中的基本公式和定律

1）變量和常量的關系公式1公式1ˊ

公式2公式2ˊ

公式3公式3ˊ2）與普通代數(shù)相似的定律

a．交換律公式4公式4ˊb．結(jié)合律公式5公式5ˊ

自等律0－1律互補律

c．分配律公式6公式6ˊ3）邏輯代數(shù)中的一些特殊定律

a．重疊律公式7公式7ˊb．反演律（摩根定律）公式8

公式8ˊc．非非律（否定律或還原律）公式9邏輯代數(shù)的三條規(guī)則(1)代入規(guī)則

任何一個含有變量x的等式,如果將所有出現(xiàn)x的位置,都用一個邏輯函數(shù)式F代替,則等式仍然成立.例:已知等式

A+B=A·B,有函數(shù)式F=B+C,則

用F代替等式中的B,

有

A+(B+C)=AB+C

即

A+B+C=ABC由此可以證明反演定律對n變量仍然成立.

設F為任意邏輯表達式,若將F中所有運算符、常量及變量作如下變換：

·+01原變量

反變量

+·10反變量

原變量

則所得新的邏輯式即為F的反函數(shù)，記為F。例已知

F=AB+AB,根據(jù)上述規(guī)則可得：F=(A+B)(A+B)(2)反演規(guī)則例已知

F=A+B+C+D+E,則F=ABCDE由F求反函數(shù)注意：1）保持原式運算的優(yōu)先次序；2）原式中的不屬于單變量上的非號不變；(3)對偶規(guī)則

設F為任意邏輯表達式,若將F中所有運算符和常量作如下變換：

·+01

+·10則所得新的邏輯表達式即為F的對偶式，記為F’.F’=(A+B)(C+D)例有F=AB+CD例有

F=A+B+C+D+EF’=ABCDE對偶是相互的,F和F’互為對偶式.求對偶式注意：1）保持原式運算的優(yōu)先次序；2）原式中的長短“非”號不變；3）單變量的對偶式為自己。

對偶規(guī)則：若有兩個邏輯表達式F和G相等，則各自的對偶式F’和G’也相等。使用對偶規(guī)則可使得某些表達式的證明更加方便。已知A(B+C)=AB+ACA+BC=(A+B)(A+C)對偶關系例：邏輯代數(shù)的常用公式1）消去律AB+AB=A證明：AB+AB=A

(B+B)=A?1=A對偶關系(A+B)(A+B)=A2)吸收律1A+AB=A證明：A+AB=A(1+B)=A?1=A對偶關系A(A+B)=A3)吸收律2A+AB=A+B證明：對偶關系A+AB=(A+A)(A+B)=1?(A+B)=A+BA(A+B)=AB

在邏輯電路中，如果輸入變量Ａ、Ｂ、Ｃ…的取值確定后，輸出變量Ｙ的值也被唯一確定了。那么，我們就稱Ｙ是Ａ、Ｂ、Ｃ…的邏輯函數(shù)。Ｙ＝Ｆ（Ａ，Ｂ，Ｃ，…）Ｙ＝Ａ·Ｂ、Ｙ＝Ａ＋Ｂ、Ｙ＝三個表達式表示Ｙ是Ａ、Ｂ的與函數(shù)、或函數(shù)、非函數(shù)。2．邏輯函數(shù)及其表示方法（1）邏輯函數(shù)的定義

（2）邏輯函數(shù)的表示方法

1）真值表真值表是將邏輯變量的各種可能的取值和相應的函數(shù)值排列在一起而組成的表格。+－USR0AB“與”邏輯電路F111001010000FBA如果開關閉合，用1表示，開關打開用0表示，則可得“與”邏輯真值表

邏輯函數(shù)表達式是用各變量的與、或、非邏輯運算的組合表達式來表示邏輯函數(shù)的，簡稱邏輯表達式。2）邏輯函數(shù)表達式

+－USR0AB“與”邏輯電路F

用規(guī)定的邏輯符號連接構(gòu)成的圖，稱為邏輯圖。（3）邏輯圖“與”邏輯符號F

&AB+－USR0AB“與”邏輯電路F第二節(jié)門電路一、基本邏輯門

由這些開關元件構(gòu)成的電路，工作時的狀態(tài)像門一樣按照一定的條件和規(guī)律打開或關閉，所以也被稱為門電路。門開——電路接通；門關——電路斷開。

門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。邏輯門電路是數(shù)字電路中最基本的邏輯元件。

數(shù)字電路中用到的主要元件是開關元件，如二極管、三極管等。D1AD2B＋UCCRF“與”門電路

一個“與”門的輸入端至少為兩個，輸出端只有一個。①輸入中只要有一個為低電平0時，該低電平二極管就會迅速導通，輸出F將被鉗位至低電平0；②輸入全部為高電平3V時，輸入端上串接的二極管同時導通，輸出F被鉗位在高電平“1”?！芭c”門邏輯電路圖符號F

&AB0V3V0V反偏截止！3V3V3V1．二極管“與”門電路其余為高電平的輸入端，其端子上串接的二極管呈截止態(tài)。邏輯功能為“有0出0，全1出1”

“與”門真值表：ABCF00000010010001101000101011001111F=A·B·CD1AD2B－UCCRF“或”門電路

一個“或”門的輸入端也是至少為兩個，其輸出端只有一個。①輸入中只要有一個為高電平3V時，串接其上的二極管則迅速導通，輸出F將被鉗位到高電平1；②輸入全部為低電平0時，輸入端上串接的二極管同時導通，輸出F被鉗位在低電平“0”?！盎颉遍T邏輯電路圖符號F

≥1AB3V0V3V反偏截止！0V0V0V2．二極管“或”門電路其余為低電平的輸入端，其端子上串接的二極管呈截止態(tài)。邏輯功能為：“有1出1，全0出0”ABCF00000011010101111001101111011111

“或”門真值表：F=A+B+C1.晶體管用于模擬電路時工作在哪個區(qū)？若用于數(shù)字電路時，又工作于什么區(qū)？2.為什么在晶體管用于數(shù)字電路時可等效為一個電子開關？晶體管用于數(shù)字電路時，工作在飽和區(qū)或截止區(qū)；用于模擬電路時，應工作在放大區(qū)。

根據(jù)晶體管的開關特性，工作在飽和區(qū)時，其間電阻相當為零，可視為電子開關被接通；工作在截止區(qū)時，其間電阻無窮大，可視為電子開關被斷開。學習與討論3．非門電路（晶體三極管反相器）TRC－UBB+UCCRB1RB2AF“非”門電路

輸入變量A為高電平3V時，三極管飽和導通，ICRC≈+UCC，因此輸出F為低電平0.3V；

當輸入變量A

為低電平0V時，三極管截止，輸出F

≈+UCC，顯然為高電平+UCC。3V0.3V飽和導通0V+UCC截止不通一個“非”門的輸入和輸出端都只有一個。“非”門邏輯路圖符號F

1A非符號邏輯“非”的真值表AF0110可見非門功能為：見0出1，見1出0

為提高二極管和晶體管的應用范圍，常把與門、或門和非門按照一定形式組合起來，構(gòu)成各種復合門電路。(1)“與非”門顯然，與非門電路的邏輯功能為：有0出1；全1出0與非門真值表F

&AB

1F一個與門和一個非門構(gòu)成與非門與門非門F

&AB與非門的邏輯電路圖符號BAF001101011110與非門的邏輯函數(shù)式為二、復合邏輯門電路(2)“或非”門顯然，或非門電路的邏輯功能為：有1出0；全0出1或非門真值表F

≥1AB

1F一個或門和一個非門構(gòu)成或非門或門非門F

≥1AB或非門的邏輯電路圖符號BAF001100010110或非門的邏輯函數(shù)式為：(3)“與或非”門邏輯功能：與門中只要有1個輸出為1，F(xiàn)即為0；兩個與門輸出均為0時，F(xiàn)全為1。F1

& AB兩個與門、一個或門和一個非門構(gòu)成與或非門與門非門與或非門的邏輯電路圖符號F2

& CD與門或門

&

ABF

≥1

&

CDF3

≥1

1F或非門的邏輯函數(shù)式為：(4)“異或”門F

=1AB異或門圖符號

異或門是一個只有兩輸入、一輸出的邏輯門電路。由異或門真值表可看出，其邏輯功能可描述為：相同出0，相異出1。異或門真值表BAF000101011110異或門邏輯式F

=1AB同或門圖符號顯然，同或門是異或門的非。其邏輯功能：相同出1，相異出0。(5)“同或”門同或門真值表BAF001100010111同或門邏輯表達式A

☉

B同一邏輯函數(shù)采用不同的表達式可以用不同的邏輯門來實現(xiàn)。

例如：與或非表達式或非—或非表達式與非—與非表達式或與表達式與或表達式

根據(jù)函數(shù)的不同表達式，可得函數(shù)Ｌ的邏輯圖如圖9-6所示，同一邏輯函數(shù)可以用不同的邏輯門來實現(xiàn)。圖9-6函數(shù)的邏輯圖

a)b)c)

d)e)

分立元件構(gòu)成的門電路，不但元件多體積大，而且連線和焊點也太多，因而造成電路的可靠性較差。隨著電子技術的飛速發(fā)展及集成工藝的規(guī)模化生產(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所替代。采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價格便宜，十分方便于安裝和調(diào)試。三、集成邏輯門電路

邏輯電路的輸入端和輸出端都采用了半導體晶體管，稱之為Transistor-Transistor-Logic(晶體管-晶體管-邏輯電路)，簡稱為TTL，TTL集成邏輯門是目前應用最廣泛的集成電路。1．晶體管—晶體管集成邏輯門電路（TTL電路）

TTL電路有不同系列的產(chǎn)品，我們以LSTTL電路為例，介紹TTL電路。其中“L”指低功耗；“S”表示肖特基三極管，肖特基三極管的符號如圖9-8所示。肖特基三極管的主要特點是開關時間短，工作速度高。圖9-8肖特基三極管符號兩種常用的TTL與非門集成電路芯片管腳排列圖(a)74LS00與非門芯片管腳排列圖

電源

1234567

&

&

&

&

14

13

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

電源

地(b)74LS20與非門芯片管腳排列圖74LS00中包含四個2輸入的與非門；74LS20包括兩個4輸入的與非門。芯片中的電源線和“地”線均為公用。例9-4解下圖為74LS00與非門構(gòu)成的電路，Ａ端為信號輸入端，Ｂ端為控制端，試根據(jù)其輸入波形畫出其輸出波形。

運用：所以該電路可作為數(shù)字頻率計的受控傳輸門。（2）TTL其它類型的門電路

1）或非門74LS2774LS27是一種三3輸入或非門。內(nèi)部有三個獨立的或非門，每個或非門有三個輸入端，圖9-10為它的邏輯符號與引腳圖?；蚍情T的邏輯關系為：有高出低，全低出高，即：圖9-1074LS27或非門電路

74LS27中或非門有三個輸入端，若用它實現(xiàn)

，對多余的輸入端可以接地（如圖中）或與有用端并接（如圖中）。另外，也可以把它當作非門使用，此時只需把三個輸入端并接即可，如圖中：。圖9-11或非門無用端的處理2）異或門74LS8674LS86是一種四異或門，內(nèi)部有四個異或門。其邏輯符號如圖9-12所示。邏輯表達式為：，異或門的邏輯功能為：輸入相異時，輸出為1；輸入相同時，輸出為0。

圖9-12異或門邏輯符號

圖9-13所示電路為一由異或門構(gòu)成的正碼/反碼電路。Ｂ＝0時，輸出=，輸出與輸入相等，輸出為二進制碼的原碼（即正碼）。當Ｂ＝1時，輸出，輸出與輸入相反，輸出為輸入二進制碼的反碼。圖9-13異或門構(gòu)成的正碼/反碼電路

按電路邏輯功能的特點來分，數(shù)字電路可分為組合邏輯電路和時序邏輯電路。

任意時刻電路的輸出信號僅取決于該時刻輸入信號，與電路原來所處的狀態(tài)無關，這類數(shù)字電路稱為組合邏輯電路。

組合邏輯電路研究的問題有分析電路和設計電路兩大類。分析電路和設計電路的基礎是邏輯代數(shù)和門電路的知識。第三節(jié)常用集成組合邏輯電路分析下圖所示組合電路的功能。例FAB&&&&

1

已知邏輯電路圖

2相應邏輯表達式根據(jù)邏輯圖寫出相應邏輯式

所謂分析，就是根據(jù)給定的邏輯電路，找出其輸出信號和輸入信號之間的邏輯關系，從而確定電路的邏輯功能。組合邏輯電路的分析

3化簡邏輯式BAF000101011110

4列出真值表

由真值表可看出：輸入AB相同時，輸出為0；輸入AB相異時，輸出為1。顯然，這是一個異或門電路，具有異或功能。

5指出邏輯功能應用代數(shù)法化簡邏輯函數(shù)式…應用了反演律…還是應用了反演律…應用了分配律化簡

2

3

4

5

1

當輸入A、B、C中有2個或2個以上為1時，輸出F就為1，否則輸出F為0。若輸入是裁判，輸出是裁定結(jié)果，顯然該電路是一個多數(shù)表決器。例分析下圖所示組合電路的功能。應用了反演律寫出邏輯真值表由真值表數(shù)據(jù)分析例分析下圖所示組合電路的功能。

1

2

3應用了反演律應用了吸收律由最簡式可直接看出：電路輸出只與輸入AB有關，且具有與非功能。步驟4可省略！

組合邏輯電路的分析步驟已知邏輯圖寫出邏輯式運用邏輯代數(shù)化簡或變換列出邏輯真值表指出邏輯功能1.分析下圖所示邏輯電路的功能：AB1&

F≥11&2.分析下圖所示邏輯電路的功能。ABF≥1≥1≥1≥1同或功能同或功能組合邏輯電路的設計

根據(jù)給定的邏輯功能，畫出實現(xiàn)該功能的邏輯電路的過程稱為組合邏輯電路的設計。用與非門設計一個交通報警控制電路。交通信號燈有黃、綠、紅3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。要求只使用“與非門”。設計設黃、綠、紅三燈分別用輸入變量A、B、C表示，燈亮時為工作，其值為“1”，燈滅時為不工作，其值為“0”；輸出報警信號用F表示，正常工作時F值為“0”，出現(xiàn)故障時F值為“1”。根據(jù)上述假設，我們可根據(jù)題目要求，首先把電路的功能真值表表列寫出來。

1

確定邏輯函數(shù)與變量關系例2列出相應真值表

3

列出邏輯函數(shù)式

4

化簡

AB

CF&

&

&

&

1

1

1

5

畫出邏輯電路圖

顯然，組合邏輯電路的設計步驟為：①據(jù)題意確定輸入、輸出變量的邏輯形式；②列出相關真值表；③寫出相應邏輯表達式；④化簡邏輯式；⑤根據(jù)最簡邏輯式畫出邏輯電路圖。應用非非定律對邏輯式變換，找出輸出對輸入的與非關系：常用集成組合邏輯電路把若干個0和1按一定規(guī)律編排起來的過程稱為編碼。通過編碼獲得的不同二進制數(shù)的組合稱為代碼。代碼是機器能夠識別的、用來表示某一對象或特定信息的數(shù)字符號。

十進制編碼或某種特定信息的編碼難于用電路來實現(xiàn)，數(shù)字電路中通常采用二進制編碼或二—十進制編碼。二進制編碼是將某種特定信息編成二進制代碼的電路；二—十進制編碼是將十進制的十個數(shù)碼編成二進制代碼的電路。

能實現(xiàn)把某種特定信息轉(zhuǎn)換為機器識別的二進制代碼的組合邏輯電路稱為編碼器。一、編碼器

1．二進制編碼器（1）二進制編碼器的基本要求以三位二進制編碼器（也叫8線-3線編碼器）為例，其編碼器示意圖如圖9-16所示。圖9-16三位二進制編碼器示意圖

三位二進制編碼器真值表見表9-4。表9-4三位二進制編碼器真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000（2）八位優(yōu)先編碼器在8線-3線編碼器中，不允許同時有兩個以上的信號輸入（輸入端為1），否則，將使編碼器輸出發(fā)生混亂。為解決這一問題，一般都把編碼器設計成優(yōu)先編碼器。圖9-178線-3線優(yōu)先編碼器CD4532邏輯框圖優(yōu)先編碼器電路中，允許同時輸入兩個以上的編碼信號。只不過優(yōu)先編碼器在設計時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當幾個輸入信號同時出現(xiàn)時，優(yōu)先編碼器只對其中優(yōu)先權(quán)最高的一個輸入信號實行編碼。CD4532是一種常用的8線-3線優(yōu)先編碼器，其邏輯框圖如圖9-17所示。

0

0001

0000000110

0011

0000001×10

0101

000001××10

0111

00001×××10

1001

0001××××10

1011

001×××××10

1101

01××××××10

1111

1×××××××11

00000000000010

0000××××××××0輸出輸入表9-5CD4532真值表

從它的真值表可以看出，除8個編碼輸入信號外，還有一個使能輸入端，為使能輸出端，為擴展輸出端。

譯碼和編碼的過程相反。通過譯碼可將輸入的二進制代碼按編碼時的原意譯成對應的特定信息或十進制數(shù)碼輸出。譯碼的作用是把機器識別的、給定的二進制代碼“翻譯”成為人們識別的特定信息。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲器尋址和組合控制信號等。按功能的不同譯碼器可分為二進制譯碼器、二—十進制譯碼器和顯示譯碼器。二、譯碼器及顯示電路用來驅(qū)動各種顯示器件，把用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀顯示出來的電路稱為顯示譯碼器。顯示譯碼器由兩大部分組成，一部分為譯碼器，另一部分是顯示器。

數(shù)碼顯示管是常用的顯示器件之一。顯示譯碼器數(shù)碼管產(chǎn)品外形圖1)數(shù)碼顯示管數(shù)碼顯示管是用某些特殊的半導體材料分段式封裝而成的顯示譯碼器常見器件

。常用的數(shù)碼顯示管有半導體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類。半導體LED數(shù)碼管的基本單元是PN結(jié)，目前較多采用磷砷化鎵做成的PN結(jié)，當外加正向電壓時，就能發(fā)出清晰的光。單個PN結(jié)可以封裝成發(fā)光二極管，多個PN結(jié)可以按分段式封裝成半導體LED數(shù)碼管，其管腳排列如圖所示。

LED數(shù)碼管將十進制數(shù)碼分成七段，每一段都是一個發(fā)光二極管，七個發(fā)光二極管有共陰極和共陽極兩種接法。前者某一段接高電平時發(fā)光，后者某一段接低電平時發(fā)光。管腳排列圖

abcd

a

efgh

g

e

d

cbf共陰極七段LED管a

b

c

d

e

f

g

h

+UCC

a

b

c

d

e

f

g

h

共陽極七段LED管

abcd

a

efgh

g

e

d

cbf

各段筆劃的組合能顯示出十進制數(shù)0～9及某些英文字母，如圖9-25所示。

圖9-25七段顯示的數(shù)字及英文字母圖形半導體數(shù)碼管的優(yōu)點是工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長（大于一萬小時），響應速度快（優(yōu)于10ns），顏色豐富等，目前已有高亮度產(chǎn)品，缺點是耗電較大，工作電流一般為幾毫安至幾十毫安。半導體數(shù)碼管的工作電流較大，可以用半導體三極管驅(qū)動，也可以用帶負載能力比較強的譯碼/驅(qū)動電路直接驅(qū)動。圖9-26所示是兩種LED數(shù)碼管的驅(qū)動電路，較常用的方法是采用譯碼/驅(qū)動器直接驅(qū)動。圖9-26半導體發(fā)光二極管驅(qū)動電路a）晶體管驅(qū)動b）譯碼/驅(qū)動器驅(qū)動

（2）七段顯示譯碼器分段式數(shù)碼管是利用不同發(fā)光段的組合來顯示不同的數(shù)字，為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來，必須首先將數(shù)碼譯出，然后經(jīng)驅(qū)動電路控制對應的顯示段的狀態(tài)。即對應某一數(shù)碼，譯碼器應有確定的幾個輸出端有規(guī)定信號輸出，這就是分段式數(shù)碼管顯示譯碼器電路的特點。

74HC48是一種共陰BCD七段譯碼/驅(qū)動器。

74HC48的邏輯框圖如圖9-27所示，其真值表見表9-10。圖9-2774HC48BCD共陰七段譯碼/驅(qū)動器表9-1074HC48真值表數(shù)字功能輸入輸出顯示數(shù)字abcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011101112131415111111××××××111111001111110011010101111111000100001000010000110110100010001110111110全暗××××××00000000全暗100×0×0×0×0×0101010101010101全暗

74HC48除基本輸入端和基本輸出端外，還有幾個輔助輸入輸出端：試燈輸入端，滅零輸入端，滅燈輸入/滅零輸出端。其中比較特殊，它既可以作輸入用，也可作輸出用。輔助輸入輸出端具有以下功能：

1）滅燈功能：用矩形脈沖信號控制滅燈（消隱）輸入端，可以使顯示的數(shù)字在數(shù)碼管上間歇地閃亮。

2）試燈功能：可以利用試燈輸入功能來測試數(shù)碼管的好壞。

3）滅零功能：當輸入是數(shù)字零的代碼而又不需要顯示零的時候，可以利用滅零輸入端的功能來實現(xiàn)。

與配合使用，可消去混合小數(shù)的前零和無用的尾零。例如一個七位數(shù)顯示器，要將006.0400顯示成6.04，可按圖9-28連接，這樣既符合人們的閱讀習慣，又能減少電能的消耗。圖9-28具有滅零控制的七位數(shù)碼顯示系統(tǒng)

在數(shù)字系統(tǒng)中，特別是在計算機中都需具有運算功能，而比較兩個數(shù)A和B的大小就是一種簡單的運算。根據(jù)比較的結(jié)果決定下一步的操作。具有這種功能的電路稱為數(shù)值比較器。1．一位數(shù)值比較器當對兩個一位二進制數(shù)A和B進行比較時，數(shù)值比較器的比較結(jié)果有三種情況，A＜B、A＝B和A＞B。其比較關系見下表：ABYA<BYA=BYA>B00010011001000111010顯然，YA<B=AB，YA=B=AB+AB，YA>B=AB。四、數(shù)值比較器據(jù)上述關系式可畫出一位數(shù)值比較器的邏輯電路圖如下:1A1B&&≥1YA<BYA=BYA>B2．多位數(shù)值比較器對于多位數(shù)碼的比較，應先比較最高位，如果Ａ數(shù)最高位大于Ｂ數(shù)最高位，則不論其它各位情況如何，定有Ａ＞Ｂ；如果Ａ數(shù)最高位小于Ｂ數(shù)最高位，則Ａ＜Ｂ；如果Ａ數(shù)最高位等于Ｂ數(shù)最高位，再比較次高位，依次類推。四位數(shù)值比較器74HC85的邏輯框圖如圖9-32所示，其真值表見表9-13。圖9-3274HC85邏輯框圖表9-1374HC85真值表

><======><====><=======輸入輸出A3B3A2B2A1B1A0B0IA＞BIA＜BIA＝BQA＞BQA＜BQA＝BA3＞B3A3＜B3A3＝B3A3＝B3A3＝B3A3＝B3A3＝B3A3＝B3××A2＞B2A2＜B2A2＝B2A2＝B2A2＝B2A2＝B2

××××A1＞B1A1＜B1A1＝B1A1＝B1××××××A0＞B0A0＜B0××××××××××××××××××××××××101010100101010100000000A3＝B3A3＝B3A3＝B3A2＝B2A2＝B2A2＝B2A1＝B1A1＝B1A1＝B1A0＝B0A0＝B0A0＝B0100010001100010001當=時，必須考慮級聯(lián)輸入端的狀態(tài)。

3．數(shù)值比較器的典型應用（1）利用四位數(shù)值比較器組成四位并行比較器。如圖9-33所示，把級聯(lián)輸入端IA＞B、IA＜B接0，IA＝B接1即可。圖9-334位并行比較器（2）數(shù)值比較器的級聯(lián)輸入端是供各片之間級聯(lián)使用的。當需要擴大數(shù)碼比較器的位數(shù)時，可將低位比較器片的輸出端分別接到高位比較器片的級聯(lián)輸入端上。如圖9-34所示電路是由兩片74HC85構(gòu)成的8位數(shù)值比較器。圖9-34用兩片74HC85構(gòu)成的8位數(shù)值比較器圖9-35所示電路是一個由74HC85構(gòu)成的報警電路，其功能是將輸入的BCD碼與設定的BCD碼進行比較，當輸入值大于設定值時報警。圖9-3574HC85構(gòu)成的報警電路編碼器在數(shù)字電路中的作用是什么？編碼器的輸入是二進制數(shù)還是特定信息？3線-8線編碼器的輸入有幾個？數(shù)據(jù)選擇器的輸出端Y由電路中的什么信號來控制？何謂譯碼器？譯碼器的輸入和輸出哪個是二進制數(shù)？哪個是特定信息？用74LS85比較2個三位二進制數(shù)時，各輸入端如何連接？構(gòu)成組合邏輯電路的基本單元是什么？三變量有幾個最小項？由最小項構(gòu)成的方塊圖稱為什么？檢驗學習結(jié)果附錄：邏輯函數(shù)的代數(shù)化簡法

代數(shù)化簡法就是應用邏輯代數(shù)的代數(shù)的公理、定理及規(guī)則對已有邏輯表達式進行邏輯化簡的工作。邏輯函數(shù)在化簡過程中，通常化簡為最簡與或式。最簡與或式的一般標準是：表達式中的與項最少，每個與項中的變量個數(shù)最少。代數(shù)化簡法最常用的方法有：1)并項法利用公式提取兩項公因子后，互非變量消去。例化簡邏輯函數(shù)解…提取公因子A…應用反演律將非與變換為或非…消去互非變量后，保留公因子A，實現(xiàn)并項。并項法的關鍵在對函數(shù)式的某兩與項提取公因子后，消去其中相同因子的原變量和反變量，則兩項即可并為一項。提取公因子BC消去互為反變量的因子提取公因子B消去互為反變量的因子提取公因子A利用反演律提取公因子A消去互為反變量的因子例例2)吸收法利用公式將多余項AB吸收掉例化簡邏輯函數(shù)解…應用或運算規(guī)律，括號內(nèi)為1…提取公因子AC3)消去法利用公式例化簡邏輯函數(shù)解…提取公因子C…應用反演律將非或變換為與非消去與項AB中的多余因子A…消去多余因子AB，實現(xiàn)化簡。利用公式A=A(B+B)，為某一項配上所缺變量。配項運用分配律提取公因子利用公式A+A=A，為某一項配上所能合并的項。配冗余項配冗余項運用吸收律消去互非的變量4)配項法應用吸收律化簡例例將函數(shù)化簡為最簡與或式。…提取公因子C…應用非非定律…應用反演律…消去多余因子AB…消去多余因子C…得到函數(shù)式最簡結(jié)果采用代數(shù)法化簡邏輯函數(shù)時，所用的具體方法不是唯一的，最后的表示形式也可能稍有不同，但各種最簡結(jié)果的與或式乘積項數(shù)相同，乘積項中變量的個數(shù)對應相等。例用代數(shù)法化簡下列邏輯函數(shù)式。AC1.F=ABCDE+ABC+AC2.F=AB+ABD+AC+ACE3.F=ABC+ABC+ABC+ABC4.F=ABC+AB+ACAB+ACAC+ABA5.F=(A+B)(A+C)A+BC6.F=AB+C+ACD+BCDAB+C+D邏輯函數(shù)的卡諾圖化簡法

卡諾圖是真值表的一種變形，為邏輯函數(shù)的化簡提供了直觀的圖