《電路與電子技術(shù)仿真與實(shí)踐》課件實(shí)驗(yàn)3.7 時(shí)序邏輯電路設(shè)計(jì)

實(shí)驗(yàn)3.7時(shí)序邏輯電路設(shè)計(jì)

數(shù)字電子技術(shù)實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?.掌握時(shí)序邏輯電路的設(shè)計(jì)方法。試用JK觸發(fā)器74LS76與邏輯門電路實(shí)現(xiàn)一個(gè)模8的計(jì)數(shù)器，要求（1）當(dāng)控制端K=“1”時(shí)，實(shí)現(xiàn)模8加法計(jì)數(shù)器；（2）當(dāng)控制端K=“0”時(shí)，實(shí)現(xiàn)模8減法計(jì)數(shù)器。二、實(shí)驗(yàn)任務(wù)2.掌握利用集成觸發(fā)器與邏輯門電路設(shè)計(jì)時(shí)序邏輯電路的基本方法。1.計(jì)算機(jī)及仿真軟件Multisim10。三、實(shí)驗(yàn)設(shè)備四、實(shí)驗(yàn)原理及步驟74LS76引腳圖2.

74LS76數(shù)字集成芯片、邏輯門、譯碼顯示器。異步置“0”端：“0”,=“1”；Qn+1=“0”,異步置“1”端：“0”,=“0”；所以：用來(lái)初始化的，使得Qn置“0”或置“1”；初始化結(jié)束后，在正常工作時(shí)，將決不允許=“0”=“1”==74LS76JK觸發(fā)器在CP下降沿時(shí)翻轉(zhuǎn)低電平有效“1”時(shí),“1”時(shí),Qn+1=“1”,CPJKQn+1特點(diǎn)00Qn保持010置“0”101置“1”11Qn計(jì)數(shù)74LS76JK觸發(fā)器功能表=“1”時(shí)=CP

在時(shí)序電路中任一時(shí)刻的穩(wěn)態(tài)輸出，不僅取決于當(dāng)時(shí)的輸入，還取決于電路原先的狀態(tài)。時(shí)序邏輯電路1的特點(diǎn)：觸發(fā)器與邏輯門實(shí)現(xiàn)時(shí)序邏輯電路的設(shè)計(jì)方法：1.寫出由控制端K控制實(shí)現(xiàn)模8加、減計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。0000000000010100111111101011000011111111舉例：2.根據(jù)狀態(tài)轉(zhuǎn)換圖確定觸發(fā)器個(gè)數(shù)，并得出電路次態(tài)及輸出卡諾圖。由于計(jì)數(shù)長(zhǎng)度為8，而8≤23,所以共需3個(gè)觸發(fā)器由狀態(tài)圖可得觸發(fā)器次態(tài)及輸出卡諾圖1110000100010111001101011011100001110010101000110001111000110110KQ2nQ1nQ0n3.分解為單變量卡諾圖，得到狀態(tài)方程。1001100110011001Q0n+1卡諾圖0001111000110110KQ2nQ1nQ0nQ1n+1卡諾圖10101010010101010001111000110110KQ2nQ1nQ0nQ2n+1卡諾圖10000111110100100001111000110110KQ2nQ1nQ0n

4.將觸發(fā)器特性方程與所求狀態(tài)方程對(duì)比，得到驅(qū)動(dòng)方程。J0=K0=“1”對(duì)于JK觸發(fā)器

CP

得到驅(qū)動(dòng)方程為

5.畫出電路圖（略）五、實(shí)驗(yàn)報(bào)告要求

2.完成字型的正確變化過程的表格記錄(CP接1Hz脈沖)。1.根據(jù)上述原理自行設(shè)計(jì)通過譯碼顯示器顯示、實(shí)現(xiàn)模8加、減計(jì)數(shù)器的邏輯電路圖，并根據(jù)設(shè)計(jì)程序，寫出設(shè)計(jì)過程。4.根據(jù)測(cè)試數(shù)據(jù)，得出結(jié)論。完成思考題。

3.用仿真軟件仿真時(shí)可使用儀器庫(kù)中的邏輯分析儀記錄輸入CP與

～

的波形(CP接1kHz脈沖)。六、注意事項(xiàng)用仿真分析軟件仿真時(shí)，可選擇譯碼器與顯示器已聯(lián)好的