基于fpga芯片的fsk調(diào)制和解調(diào)系統(tǒng)的設(shè)計(jì)

基于fpga芯片的fsk調(diào)制和解調(diào)系統(tǒng)的設(shè)計(jì)

0fpga系統(tǒng)技術(shù)特點(diǎn)fsec模糊控制（fsk）是一種常見的數(shù)字調(diào)整方法。由于它具有抗噪聲能力好、傳輸距離長、誤碼率低等優(yōu)點(diǎn)，在中低速數(shù)據(jù)傳輸中得到了廣泛應(yīng)用。傳統(tǒng)的FSK調(diào)制解調(diào)系統(tǒng)都是采用復(fù)雜的硬件電路來實(shí)現(xiàn),系統(tǒng)體積較大,可靠性不高且調(diào)試不便。隨著EDA技術(shù)的高速發(fā)展,大規(guī)?？删幊踢壿嬈骷?yīng)運(yùn)而生,給設(shè)計(jì)人員帶來了諸多方便?，F(xiàn)場可編程門陣列(Field-ProgrammableGateArray,FPGA)具有可編程性、開發(fā)周期短、集成化程度高等特點(diǎn),它可以將部分器件完成的功能在該芯片內(nèi)部實(shí)現(xiàn),這樣原有的系統(tǒng)體積大大減小的同時(shí)還提高了系統(tǒng)的穩(wěn)定性。同時(shí)可以運(yùn)用EDA軟件進(jìn)行在線仿真和調(diào)試,易于進(jìn)行功能的擴(kuò)展和升級(jí)。因此,提出了一種以FPGA作為硬件核心,采用VHDL語言進(jìn)行系統(tǒng)設(shè)計(jì),構(gòu)建FSK調(diào)制/解調(diào)器模型的方法,該方法具有良好的可移植性及產(chǎn)品升級(jí)的系統(tǒng)性。1fsk調(diào)制器的設(shè)計(jì)與模擬1.1基帶信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)鍵控法是在二進(jìn)制基帶矩形脈沖序列的控制下通過開關(guān)電路對兩個(gè)不同的獨(dú)立頻率源進(jìn)行選通,使其在每一個(gè)碼元Ts期間輸出f1或f2。根據(jù)鍵控法調(diào)制的原理,FSK調(diào)制信號(hào)的實(shí)現(xiàn)框圖如圖1所示。在FPGA上實(shí)現(xiàn)對外部時(shí)鐘信號(hào)進(jìn)行分頻,得到f1和f2頻率的載波,利用要傳輸?shù)幕鶐盘?hào)控制二選一數(shù)據(jù)選擇器選擇不同載波信號(hào)輸出作為FSK調(diào)制信號(hào),此時(shí)FSK信號(hào)是載波為方波的數(shù)字信號(hào)。在實(shí)際過程中利用D/A轉(zhuǎn)換模塊完成模擬調(diào)制信號(hào)的轉(zhuǎn)變。分頻器采用參數(shù)可變的設(shè)置方式實(shí)現(xiàn)不同的分頻數(shù),二選一數(shù)據(jù)選擇器直接調(diào)用Altera公司提供的宏功能模塊(LibraryofParameterizedModule,LPM)即可實(shí)現(xiàn)?；鶐盘?hào)使用偽隨機(jī)序列發(fā)生器來模擬測試。m序列是一種在數(shù)字通信中應(yīng)用十分廣泛的偽隨機(jī)序列,由于具有隨機(jī)性、規(guī)律性及良好的自相關(guān)性和互相關(guān)性,易實(shí)現(xiàn)等特點(diǎn),所以采用m序列作為基帶信號(hào)。1.2ep1c12q20c6芯片仿真根據(jù)設(shè)計(jì)思路,采用VHDL語言編寫代碼實(shí)現(xiàn)分頻器和m序列信號(hào),對整個(gè)程序編譯。并在Altera公司提供的FPGA開發(fā)集成環(huán)境QuartusII9.0下,使用Cyclone系列的EP1C12Q240C6芯片分別對子模塊進(jìn)行時(shí)序仿真。其時(shí)序仿真結(jié)果如圖2所示。圖中sta為啟動(dòng)信號(hào):sta=0不調(diào)制,sta=1時(shí)開始調(diào)制;m序列(基帶信號(hào))長度為15;code為已調(diào)的FSK信號(hào)。信號(hào)m為“0”時(shí),輸出載頻f1的方波信號(hào);m為“1”時(shí),輸出載頻f2的方波信號(hào),而且載頻值相差較大,可以根據(jù)實(shí)際情況改變分頻器的分頻預(yù)置數(shù)調(diào)制載頻值的大小。仿真時(shí)序滿足FSK調(diào)制的要求。2fsk解調(diào)器的設(shè)計(jì)和模擬2.1判決器作用及門限值過零檢測法的基本思想是:單位時(shí)間內(nèi)信號(hào)經(jīng)過零點(diǎn)的次數(shù),可以用來衡量頻率的高低,故檢出數(shù)字調(diào)頻信號(hào)的過零點(diǎn)數(shù)即可得到相應(yīng)的載波頻率值,根據(jù)已知的載波頻率確定基帶信號(hào)。具體的FSK信號(hào)的解調(diào)框圖如圖3所示。假設(shè)已調(diào)FSK信號(hào)是經(jīng)過數(shù)模轉(zhuǎn)換后的方波信號(hào)?？刂菩盘?hào)作為同步信號(hào),啟動(dòng)系統(tǒng)的解調(diào)工作。由于要計(jì)算調(diào)制信號(hào)一個(gè)周期內(nèi)的過零點(diǎn)次數(shù),所以時(shí)鐘計(jì)數(shù)器用來計(jì)算調(diào)制信號(hào)的周期,如果時(shí)鐘頻率與FSK調(diào)制信號(hào)頻率fclk∶fnrz=1∶11,那么表示每11個(gè)CLK時(shí)鐘周期發(fā)送一個(gè)FSK調(diào)制信號(hào),即當(dāng)時(shí)鐘計(jì)數(shù)器從0遞增到10時(shí),一個(gè)調(diào)制信號(hào)傳輸結(jié)束。計(jì)數(shù)器對一個(gè)周期內(nèi)已調(diào)FSK信號(hào)上升沿的個(gè)數(shù)(即過零點(diǎn)的個(gè)數(shù))進(jìn)行計(jì)數(shù)。判決器作用主要是在調(diào)制信號(hào)的一個(gè)周期內(nèi),對計(jì)數(shù)器m的值進(jìn)行判決。判決門限值根據(jù)調(diào)制信號(hào)和基帶信號(hào)的頻率的比值決定。如果一個(gè)FSK調(diào)制信號(hào)碼元中有8個(gè)周期的載波f1或者有4個(gè)周期的載波f2,則判決門限值x可以選擇x=8也可以選擇x=4。通過判決器就可以恢復(fù)出原始的基帶信號(hào)。判決器的門限可以選6或者7,使得解調(diào)器有一定的容錯(cuò)能力,能更好的解調(diào)出基帶信號(hào)。根據(jù)上述設(shè)計(jì)思路,利用VHDL語言編程程序,關(guān)鍵代碼如下:2.2基帶波形和拉格蘭帶為了測試解調(diào)模塊功能的優(yōu)劣,可以把基帶信號(hào)先進(jìn)行調(diào)制后經(jīng)過理想無噪信道傳輸進(jìn)入解調(diào)模塊,比較解調(diào)輸出的波形是否與基帶波形一致。其FSK解調(diào)系統(tǒng)時(shí)序仿真結(jié)果如圖4所示。圖中a為啟動(dòng)信號(hào),sta=1時(shí)開始解調(diào);m4為偽隨機(jī)序列基帶信號(hào);codem4為已調(diào)的FSK信號(hào),decodem4為解調(diào)輸出基帶信號(hào)。從圖中可以看出,解調(diào)基帶信號(hào)decodem4和調(diào)制FSK調(diào)信號(hào)codem4之間存在一定周期延時(shí),信號(hào)波形一致,系統(tǒng)能較好的完成FSK信號(hào)的解調(diào)。3fsk.sof驗(yàn)證為了較好地驗(yàn)證FSK系統(tǒng),采用Cyclone系列的FPGA芯片EP1C12Q240C6構(gòu)成硬件測試平臺(tái)。設(shè)計(jì)的工程時(shí)序仿真通過后,對輸入輸出信號(hào)進(jìn)行芯片引腳綁定,然后重新對工程進(jìn)行編譯,最后下載編譯后生成的配置文件fsk.sof完成硬件驗(yàn)證。圖5是利用示波器觀測輸入基帶信號(hào)和解調(diào)后基帶信號(hào)的波形圖,基帶信號(hào)是一串m序列。可以看到,基帶信號(hào)的開始時(shí)刻與解調(diào)信號(hào)的開始時(shí)刻存在一定的時(shí)間間隔,解調(diào)的信號(hào)波形與基帶信號(hào)波形一致。延時(shí)的大小不僅與連線的長短和邏輯單元的數(shù)目有關(guān),而且和器件的制造工藝、工作環(huán)境等有關(guān)。另外,解調(diào)信號(hào)存在“毛刺”現(xiàn)象,可以使用后續(xù)電路的改進(jìn)消除其影響。4fpga調(diào)解調(diào)系統(tǒng)的特點(diǎn)傳統(tǒng)的FSK調(diào)制解調(diào)方式采用硬